[VHDL编程] RGB_ACtiming

说明：Pattern generator for LCD RGB IF
<Jimmy> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] Electronic-clock-simulation

说明：1、LCD显示“时钟”样式，时针、分针、秒针显示实时时间； 2、LCD显示“数字钟”样式，动态显示年、月、日、时、分、秒； 3、显示时间可以修改并使“时钟”与“数字钟”保持一致； 4、LCD下方动态显示小组成员姓名、学号等个人信息。 -1, the LCD displays "clock" style, hour, minute, second hand, displays real time LCD displa
<龚小宝> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] fifo_uart

说明：使用fifo完成的串口通信。verilog语言。-fifo-uart verilog
<曹曹> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] EX_CRC

说明：This example program shows how to send messages between two PICs using CRC error checking.
<joy> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] calender

说明：电子表芯片，能够能够显示年月日，星期，并且实现闰年的自动调整。-Electronic chip, that can display date, week, and automatic adjust the leap year.
<侯波> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] LIBRARY-IEEE

说明：8位数码管的动态显示（包括对数码管的位选以及段选）-8 digital control dynamic display
<岳佳> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] Bit_synchronization

说明：这是一个位同步的FPGA完整代码，是用Verilog写的，其中包括分频、时钟、时钟提取等各模块以及顶层文件，做调制解调的朋友可以-This is a synchronous FPGA complete code is written in Verilog, including frequency, clock, clock extraction module and the top-level file, do the modulati
<> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] chuzuchejijiaqi

说明：基于单片机的出租车计价器程序，能实现价位调整，掉电存储，动态LED显示等；-failed to translate
<cj> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] 74_alarm_clock

说明：基于vhdl闹钟设计的实例，可以设置重置以及清零-vhdl alarm
<张小米> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] rs232

说明：FPGA与PC串口调试工具通信程序，包括收和发两个过程。-Program for communication between FPGA and the PC serial port debug tool ,including sending and receiving processes.
<peiren> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] Example1

说明：fifo verilog hdl along with test bench its hardware
<zakirmj> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] Example2

说明：this one also verilog source code with its test bench
<zakirmj> 在 2025-02-02 上传 | 大小：3kb | 下载：0