[VHDL编程] clock

说明：verilog 电子钟！！！ 用于初学者学习-Electronic clock design Electronic clock design Electronic clock design
<叶淼胤> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] Signal-generator-

说明：信号发生器（方波，三角波，正弦波，锯齿波，正弦波）幅值，频率可调-Signal generator (square wave, triangle wave, sine wave, sawtooth wave, sine wave) amplitude, frequency adjustable
<李冰> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] taxi-fee

说明：①根据出租车的档位和计时电路的协同工作计算费用； ②通过路程计价：起步价 5元 ，当MODE=0，低速档（每秒按汽车行驶10M，每百米加价0.1元）； MODE=1，高速档（每秒按汽车行驶30M计算，每百米加价0.2元） ③通过LCD显示：第一行：DISTANCE（路程） 第二行：MONEY（车费） ④复位功能：RST高电平有效实现复位； ⑤时钟分频：50MHZ的时钟分频为秒钟。 -① According
<侍云杰> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] decode12

说明：codes for different modules in verilog
<Basanta Aryal> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] plj

说明：频率计，用于测试频率对，被测信号频率进行测量-Frequency meter, used to test the frequency of measurement, the signal frequency
<xianyu> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] RS232

说明：该代码实现了根据RS232协议发送、接收数据的功能。该模块可以移植到任何使用该协议的FPGA。-The code based on RS232 protocol to send and receive data. The module can be ported to any FPGA that uses the protocol.
<张明> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] mdio_slave

说明：It s VERILOG (not VHDL) code for mdio slave
<Andrei> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] xiaodou

说明：vhdl键盘输入消抖动的一点源代码，希望能够共享一下-vhdl Keyboard input away shaking
<事实上> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] RAM-Image

说明：SRAM_Image to manage one line
<SEBRI> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] delay-12

说明：延时N个脉冲时间，在这里是延12个脉冲，4个通道。-delay 12
<赵润> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] testbench-from-perl

说明：直接生成testbench的perl脚本-The software can produce test bench directly by perl
<贺铮> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] bist(1)

说明： In this paper, we have explained the purpose of FPGA testing. A built-in-self-test (BIST) is one type of testing. This test is performed internally to find any faults within a FPGA chip. This paper explains why testing
<saravanan> 在 2025-01-23 上传 | 大小：3kb | 下载：0