[VHDL编程] BCD-adder

说明：用VHDL语言设计一个BCD码加法器，输入A[3..0]、B[3..0],输出为SUM[4..0]。-bcd adder
<王小雨> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] DDDC

说明：采用FPGA中的Verilog编程语言实现无线通信中数字上变频的功能-Using the FPGA Verilog programming language on the conversion of digital wireless communication function
<卫晓辉> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] CLOCK2011

说明：基于VHDL的多功能数字时钟，就有闹时定时功能-VHDL CLock
<wangxun> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] uart

说明：关于串口发送的verilog代码，实验中经常用到，已经用FIFO-it is about the uart transmit verilog code,very useful in experiment.
<李sir> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] anjian

说明：按键，交通灯，时钟，流水灯，等四个程序，希望能帮到一些人-Button, traffic lights, clock, water lights, four programs, hoping to help some people
<高晓宇> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] pcm2pwm

说明：PCM2PWG-Decoder for AT90S2323, Translates pulse coded input to Pulse Width Generator Output-PCM2PWG-Decoder for AT90S2323, Translates pulse coded input to Pulse Width Generator Output
<Rama> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] Reflex

说明：This simple program tests the reflex of a person. It will randomly start a timer and after some seconds the person will be told to press a certain button. The CPLD or FPGA will know with a resolution of 1mS the time elap
<mahedros87> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] BC1602AB-01-CLOCK

说明：BC1602AB-01显示电子时钟演示程序-BC1602AB-01 dispaly the electronic clock program.
<xinyi> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] vga256d

说明：VGA256.BGI 320x200x256 mode driver and test program.
<Maxim> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] ethernet2

说明：ethernet using vlsi fpga xilinx boards
<ramaseshu> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] alarm_clock

说明：alarmclock fpga clock
<fpga> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] cvfrs

说明：vb和西门子plc连接实例 可以跟西门子S7-200的PLC直接相连-vbsdsdfsdf sdfsdfsdf sdfsdf sdf
<张腾飞> 在 2025-01-22 上传 | 大小：3kb | 下载：0