资源列表

« 1 2 ... .67 .68 .69 .70 .71 2472.73 .74 .75 .76 .77 ... 4311 »

[VHDL编程digitalwatch

说明:Describe: This VHDL digital clock, the use of digital control and FPGA design to achieve a number of counter clock, show hours, minutes ,seconds and alarm. The procedure depends on the metric system and consider six deci
<eric carmen> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程QuadE-ResponderBasedOnVHDL

说明:基于VHDL语言开发的四路电子抢答器,开发环境为MAX-Plus2-VHDL language development based on four electronic answering device
<hmy> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程rs_dec_enc_latest.tar

说明:Reed-Solomon (255,251). in VHDL.
<Evgeny> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程trafficlamp

说明:基于FPGA的交通灯设计,有红绿黄三色,与实际完全相符,采用三进程设计!-FPGA-based design of traffic lights, with red, green and yellow three-color, fully consistent with the actual, using the three process design!
<qs> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程flash

说明:CODE ET PROJET D UN FLASH
<YASSINE> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程freqm

说明:code qui nous permet de visualiser les differentes frequences
<YASSINE> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程rs_dec_enc_latest.tar

说明:RS encoder decoder on vhdl
<subhashini> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程DDS__FPGA

说明:基于FPGA的DDS信号发生器设计,包含Quartus 的工程,打开即可使用,Verilog 语言编写!-The DDS signal generator based on FPGA design, including the Quartus project, open to use, Verilog language! 朗读 显示对应的拉丁字符的拼音 字典- 查看字典详细内容
<小何> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程dc_mult_32by32_ASM

说明:一个5级流水线结构的32*32 bits乘法器-A 5-stage pipeline structure of the 32* 32 bits multiplier
<David> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程viterbi

说明:硬判决viterbi译码的硬件实现,通过verilog语言。采用回溯的方法。回溯深度为16.-Hard decision viterbi decoding in hardware, through the verilog language. A retrospective approach. Back depth is 16.
<Fengxiaodong> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程vhdlclock

说明:数字钟的实现,包括报时,校时,清零,闹钟等功能,内附源文件电路图跟源代码。-This is a digital clock to achieve the VHDL. Using eight digital tube display!- Adjustable alarm can be school.
<linpy> 在 2025-03-10 上传 | 大小:90kb | 下载:0

[VHDL编程spi

说明:主机meg16,从机meg88,实现主从机SPI通信,电设比赛写的,测试成功-Host meg16, slave meg88, to achieve master-slave SPI communication, electricity based game written to test the success of
<nannan> 在 2025-03-10 上传 | 大小:90kb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 2472.73 .74 .75 .76 .77 ... 4311 »

源码中国 www.ymcn.org