[VHDL编程] BitStream2SPIAdapter

说明：verilog code for bit stream adapters
<jeren1228> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] primerprograma_2.tar

说明：First Program on verilog
<darkmeow> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] digitalclock

说明：Digital clock 8 segments
<Fabiano Alves> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] aes_verilog

说明：AES算法的Verilog实现，简单易懂-Verilog implementation of the AES algorithm, easy-to-understand
<拉绍德封> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] Signal3

说明：ISE设计的三角波发生器VHDL实现及报告-ISE Design of the triangular wave generator VHDL implementation and reporting.
<刘银龙> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] FPGA

说明：从入门到精通FPGA，详细的介绍了GPGA的基本知识以及入门基础，是自学者不可多得的好资料-From entry to the master FPGA, a detailed descr iption of the basic knowledge and basic GPGA entry is a rare good information autodidact
<徐青政> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] SEG-1

说明：this code show to use Altium to coding Single 7 Segment on FPGA-CPLD -this code show how to use Altium to coding Single 7 Segment on FPGA-CPLD
<fazel> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] Frequency-meter-VHDL

说明：频率计程序设计与仿真。本文为DOC文档，附有源码和仿真波形，详见文档-Frequency meter program design and simulation, this paper for the DOC document, attached to the source code and simulation waveform
<> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] vhdl2008c

说明：VHDL extension, it is very good for this aim
<savastakan> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] Mini-Risc-core

说明：这个源码是RISC型CPU处理器，正常动作，给很大帮助想做CPU处理器的人。-This is a Mini-RISC CPU/Microcontroller that is mostly compatible with the PIC 16C57 Microchip.
<金铁男> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] Code1

说明：拥有提前判断，和假设分支条件不满足的流水线CPU- Pipeline CPU with forwarding and predict-not-taken
<yaoxin> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] fpga-jpeg

说明：fpga 实现 jpeg 编码，已在altera 公司fpga上测试通过。-jpeg encoder ,has been tested in altera FPGA
<杜> 在 2025-03-12 上传 | 大小：101kb | 下载：0