[VHDL编程] verilog_code_673

说明：各种基本单元的verilog模块.对初学者很有帮助的.-basic unit of Verilog modules. Helpful for beginners.
<话正> 在 2025-03-12 上传 | 大小：100kb | 下载：0

[VHDL编程] 8051_nios_vhdl

说明：8051 MCU在nois平台上的实现代码（VHDL），出自Altera公司，经过严格测试核验证-nois 8051 MCU platform in the realization of code (VHDL) from Altera Corporation, after strict verification of nuclear test
<钟方> 在 2025-03-12 上传 | 大小：100kb | 下载：0

[VHDL编程] D_f_apparatus

说明：频率测量和周期测量的基本方法是采用以固定时钟作为参考时钟，分别测量单个周期的计数为周期，单位时间的计数为频率。但是由于被测信号的频率不同，测量精度会发生变化，采用低频测量周期，高频测量频率，然后分别求倒数，便可得到对应的频率和周期-frequency measurement and measurement cycle is the basic method used to a fixed clock as a reference clo
<送水的> 在 2025-03-12 上传 | 大小：100kb | 下载：0

[VHDL编程] jishuqi

说明：VHDL计数器功能从００００到ffff记数-VHDL Counter from 0000 to ffff notation
<> 在 2025-03-12 上传 | 大小：100kb | 下载：0

[VHDL编程] brushless_FPGA

说明：FPGA 在无刷直流电机控制中的应用，学习应用有参考价值-FPGA in the brushless DC motor control, learning the application of reference value
<运杨> 在 2025-03-12 上传 | 大小：100kb | 下载：0

[VHDL编程] HCIUART

说明：蓝牙HCI—UART与并口的FPGA控制接口设计-Bluetooth HCI-UART and parallel port control interface of the FPGA design
<陈臣> 在 2025-03-12 上传 | 大小：100kb | 下载：0

[VHDL编程] Quartusrs232

说明：串口通讯，与硬件联通调试过，收发程序是分开的。-Serial Communication
<icesongjie> 在 2025-03-12 上传 | 大小：100kb | 下载：0

[VHDL编程] shujujiegou

说明：数自逻辑实验报告有关于83译码器的编写，用VHDL编写程序-Since the logic of the report of the number of experiments on the preparation of 83 decoder using VHDL programming
<liguifang> 在 2025-03-12 上传 | 大小：100kb | 下载：0

[VHDL编程] DES算法的verilog实现

说明：用verilog实现的DES算法。模块划分详细。可以用modelsim验证。
<cjc87267137> 在 2013-07-03 上传 | 大小：100.64kb | 下载：0

[VHDL编程] matlab_for_FPGA_mif_coe

说明：利用matlab生成sin、cos、sinc和insert等mif文件-Using matlab to generate a variety of mif file
<leixiaoqiang> 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] LSFR

说明：线性反馈移位寄存器通常用于实现数据压缩电路中的基于循环冗余码校验的特征分析，应用于需要用伪随机二进制数的应用中。基于vivado的程序设计(Linear feedback shift registers are usually used to perform signature analysis based on cyclic redundancy check in data compression circuits, and are
<准硬件工程师 > 在 2025-03-12 上传 | 大小：101kb | 下载：0

[VHDL编程] FPGA实现Jpeg压缩，和视频采集程序

说明：FPGA实现Jpeg压缩，和视频采集程序(Zynq - Main - register access Mio)
<kongqiweiliang> 在 2025-03-12 上传 | 大小：101kb | 下载：0