[VHDL编程] VERILOG-jpeg

说明：用Verilog语言在FPGA上实现JPEG图片的解码，附带testbench-With the Verilog language in the FPGA to achieve JPEG image decoding, with testbench
<ken> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] signaltapdebugging

说明：FPGA 逻辑分析仪signaltapII详细用法介绍与调试分析-FPGA signaltapII design and debugging
<李江> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] M

说明：小M序列发生器。序列长度为7。方便修改。-Small M sequence generator. Sequence length is 7. Facilitate the change.
<Gina> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] Xilinx_question

说明：：ISE5.1i是Xilinx推出的具有ASIC-strength的设计工具，它充分发掘了VirtexⅡPro系列芯片的潜力；Virtex-II Pro 系列芯片的密度是从40,000门到8,000,000门。同4.1i相比，设计人员在编译时所花的时间得到了成倍提高（从100,000/min增加到200,000门/min）并且在器件速度上增加了40 。-: ISE5.1i is a Xilinx introduced a ASIC-st
<backoff> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] VHDL_language_teaching_materials

说明：VHDL语言教学资料一个ppt资料教学自学都不错的资料VHDL language teaching materials-VHDL language teaching materials have a good self-teaching ppt data information VHDL language teaching materials
<wangqiang> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] 19466827-Simple-VHDL-Examples

说明：sample vhdl examples
<santhosh> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] odometre

说明：Student project in VHDL Platform Xilinx about odometry
<spifoo> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] Microprocessor_load_store

说明：Implementation of a simple microprocessor having a load-store architecture.
<Alaa> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] Block.nonblock

说明：verilog 中阻塞和非阻塞的电路设计的比较 代码和设计图-Verilog and VHDL block and nonblock design comparison code and layout
<> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] Source

说明：使用VHDL基于CPLD的源程序，程序的功能是做时钟的X分频，输出串行码-CPLD using VHDL source program based on the program' s function is to do X clock frequency, the output serial code
<俊杰> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] Electronic-clock

说明：设计一个实时时钟，分别显示十分、分、十秒、秒、十分之一秒、百分之一秒。 2、当计时到60分钟后，蜂鸣器响10声。 3、有一个启动和归零信号，以便能随意启动及停止秒表 -Design a real-time clock, respectively, showed very, minutes, ten seconds, seconds, tenths of a second, hundredths of a second. 2,
<caibuxinhanxin> 在 2025-03-13 上传 | 大小：101kb | 下载：0

[VHDL编程] multifunction-digital-clock

说明：EDA课程设计多功能数字时钟的设计程序源码，在Cyclone II上验证成功！-EDA curriculum design process multifunction digital clock source, the Cyclone II verify success!
<lwqq> 在 2025-03-13 上传 | 大小：101kb | 下载：0