[VHDL编程] A-New-Reversible-Design-of-BCD-Adder

说明：This a good implementation of reversible adder-This is a good implementation of reversible adder
<Rishabh Bansal> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] lab1

说明：交大计算机组成实验 实验1源码 源码代码-A source of SJTU computer experiment experimental
<王宸宇> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] mips-verilog

说明：verilog mips documet will show you about mips
<refreshhh> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] FffppgajpegP

说明：一种基于FPGA的JJPEG图像压缩芯片设计 -Based the FPGA JJPEG image compression chip design
<> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] shiftReg

说明：It s shift register and adder that add 2 bits
<Hadi> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] CoolRunner

说明：This the default CPLD design shipped with the board. The CPLD helps reduce the number of jumpers on the board and simplifies the interaction of all the possible FPGA configuration memory sources-This is the default CPLD
<charlysed> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] LCD_display_frequency

说明：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的--高4位进行动态显示。小数点表示是千位，即KHz。 -Frequency meter. With 4-digit display that can automatically count the results of seven decimal automatically select a valid data- high four dynamic displ
<魏晖> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] minicpu(compiler-8bit)

说明：CISC microprocessor IP core & 8 bit compiler, verilog语言编写，可在FPGA和CPLD上综合实现,结构类似Intel 8085-CISC microprocessor IP core and 8-bit compiler, verilog language, FPGA and CPLD comprehensive realization .structure is similar to
<gingercorn> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] Assingment-1

说明：booth multiplier 8 bit
<verma> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] ps2-vhdl

说明：ps2-vhdl源码 希望对大家有帮助-PS2-VHDL source code we want to help! ! ! !
<xumeng> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] D_FF_ok_D

说明：Learning FPGA students can see, this code USES VHDL language to write D flip-flop, not only can learn QUARTUS software, also can better enhance the digital circuit design.
<朱家林> 在 2025-03-13 上传 | 大小：102kb | 下载：0

[VHDL编程] FSM_parade

说明：基于spartan6实现的交通灯有限状态机，项目来源是数字设计与计算机体系结构，中山大学移动信息工程学院学子必学项目-Based on the traffic lights to achieve spartan6 finite state machine, the project is a source of digital design and computer architecture, Sun Yat-sen Mobile Inf
<huangchuchuan> 在 2025-03-13 上传 | 大小：102kb | 下载：0