[VHDL编程] lfsr

说明： lfsr.vhd - The top module in the project. lfsr_pkg.vhd - The package file used for supporting the lfsr top module. lfsr_tb - A testbench code for lfsr module. manual.pdf - A short documentation on this project.
<tmanev> 在 2025-03-15 上传 | 大小：113kb | 下载：0

[VHDL编程] -VHDL

说明：本报告分两部分： 1 由matlab计算FIR数字滤波器的滤波系数； 2 用VHDL语言设计逻辑电路，再通过QUARTUS II 软件，将各个模块的电路封装成期间，在顶层设计中通过连线，完成整个系统。 -FIR digital filters based on VHDL
<> 在 2025-03-15 上传 | 大小：113kb | 下载：0

[VHDL编程] DE2_115_IR

说明：Demo program for using IR receiver on DE2-115 board
<ONG PENG SHEN> 在 2025-03-15 上传 | 大小：113kb | 下载：1

[VHDL编程] AssignmentP6

说明：1. For the VHDL model given below (Code List One), compare the FIFOs implementations on CPLD and FPGA. (1) Synthesize and verify (simulate) the VHDL design of the FIFOs (2) For CPLD implementation (fit) of the FIFOs
<魏攸> 在 2025-03-15 上传 | 大小：113kb | 下载：0

[VHDL编程] my_nand

说明：FPGA060 verilog 与非门实验例程和文档-Experimental routines and documentation of the NAND gate
<123456> 在 2025-03-15 上传 | 大小：113kb | 下载：0

[VHDL编程] huanjima

说明：詳細介紹卷積碼的好文章，並且利用FPGA實現，不可錯過呀-Details of convolutional codes of good articles, and FPGA implementation, not to be missed
<李扬> 在 2025-03-15 上传 | 大小：113kb | 下载：0

[VHDL编程] EP-FIFO-Architecture-of-EZ-USB

说明：Endpoint FIFO Architecture of EZ-USB FX1 FX2
<8_8> 在 2025-03-15 上传 | 大小：113kb | 下载：0

[VHDL编程] Sequence_detector

说明：sequence detector in verilog
<Senthil> 在 2025-03-15 上传 | 大小：113kb | 下载：0

[VHDL编程] Sequence-detector

说明：VHDL环境下编写的序列检测器，当检测到设定序列时，硬件的提示灯会亮，也会发出警示音。-Sequence detector written in VHDL environment, when detected, set the sequence, the light will also alert tone hardware tips.
<孙佳婷> 在 2025-03-15 上传 | 大小：113kb | 下载：0

[VHDL编程] VHDL-traffic-light

说明：VHDL源代码以及仿真结果，全面的 交通灯 （红绿灯）系统制作介绍，并附有代码注释-VHDL source code and simulation results, a comprehensive traffic lights (red light) system is introduced, and a code Notes
<文子> 在 2025-03-15 上传 | 大小：113kb | 下载：0

[VHDL编程] altlvds_DesignExample_ex2

说明：在FPGA中调用LVDS核，其中包括仿真和源代码。-Using FPGA LVDS
<haifeng> 在 2025-03-15 上传 | 大小：113kb | 下载：0

[VHDL编程] clk_div

说明：本程序使用vhdl语言编写，能够在ALTERA CPLD-EPM3128A平台上模拟出一个分频器。-This program written in vhdl language of ALTERA CPLD-EPM3128A platform to simulate a divider.
<cheng guanghui> 在 2025-03-15 上传 | 大小：113kb | 下载：0