资源列表
[VHDL编程] VerilogHDL
说明：一部很好的学习Verilog HDL语言的书。包含：基本语法、不同抽象级别的Verilog HDL模型 、基本运算逻辑和它们的Verilog HDL模型 等。-A good book to learn Verilog HDL language. Include: basic syntax, different levels of abstraction of Verilog HDL models and their basic arit<> 在 2025-03-15 上传 | 大小：2.08mb | 下载：0
[VHDL编程] 22FINAL_24
说明：System will automatically delete the directory of debug and release, so please do not put files on these two directory.<Qiu yunliang> 在 2025-03-15 上传 | 大小：4.1mb | 下载：0
[VHDL编程] DAC-use-verilog
说明：用verilog写的TLV5620芯片的DAC转换代码，核心文件dac.v，能进行实现，不仅仅是行为级描述-Written with verilog conversion code TLV5620 DAC chip, the core file dac.v, can be achieved, not just behavioral descr iption<张生> 在 2025-03-15 上传 | 大小：295kb | 下载：0
[VHDL编程] 8051core-Verilog
说明：单片机8051的verilog语言的实现，供大家参考和应用-The single chip computer 8051 verilog of the realization of the language, for your reference and application<liyifan> 在 2025-03-15 上传 | 大小：51kb | 下载：0
[VHDL编程] UART-VerilogHDL
说明：基于verilog语言的uart的实现以及fpga的实现，及供参考-Based on the realization of the verilog language uart and the realization of the fpga, and for reference<liyifan> 在 2025-03-15 上传 | 大小：123kb | 下载：0
[VHDL编程] digital-clock
说明：此数字钟具有时，分，秒计时并显示功能； 2.能进行24/12小时制计时模块的切换； 3.具有校时，清除功能，能对时，分，秒进行调整； 4.具有整点报时功能：在59分51秒，59分53秒，59分55秒，59分57秒发出低音256HZ信号，在59分59秒发出一次高音1024HZ信号，音响持续一秒钟，在1024HZ音响结束时刻即为整点； -This digital clock with hours, minutes, seco<颜汐> 在 2025-03-15 上传 | 大小：703kb | 下载：0