[VHDL编程] lcd_12864_dirive

说明：HS12864的驱动，verilog语言编写，，，，，希望有用-HS12864 drive, verilog language,,,,, I hope useful
<徐振华> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] filter

说明：滤波器，经过modelsim仿真得到了正确的结果-Filter through modelsim simulation get the correct result
<刘媛媛> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] DistRAM

说明：Distributed Single Port RAM
<hadimk> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] FCS_16

说明：fr a me Check Sequence 16 bit Generator (CRC-CCITT and CRC-16)
<hadimk> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] iic_com

说明：iic代码verilog，如果有什么特别的问题，请加593283938，详细交流-iic verilog
<陈建明> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] prng

说明：采用线性同余法的素数模乘同余发生器产生随机数,采用5级流水线设计-Using a linear congruential method prime modulus multiplicative congruential random number generator, using five pipeline design
<pyc> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] rng

说明：wishbone规格下的rng代码的实现，自己编写顶层模块可以在modelsim下实现仿真-wishbone rng specifications under the implementation of the code, you can write your own top-level module under modelsim for simulation
<孙晓明> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] adc

说明：基于vhdl语言的adc调试程序，程序可移植性强，经过实际检测正确-Based on the adc vhdl language debugger, program portability, right after the actual testing
<郭悦> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] digital-clock

说明：Project of digital clock made in vhdl code.
<Corado> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] ledseg

说明：这是一个数码管的ip核，只需将想要显示的值写进对应的apb寄存器就可在对应的数码管上显示-This is a digital tube of IP core, you only need to want to show the value of the written into the corresponding apb register can be displayed on the corresponding digital tub
<魏> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] Latch

说明：閂鎖器在FPGA的代表 使用verilog HDL-Latch on behalf of the FPGA using verilog HDL
<sheng> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] FREQMODN

说明：描述在verilog中除頻電路的verilog代碼-Described in verilog verilog code divider circuit
<sheng> 在 2025-02-01 上传 | 大小：2kb | 下载：0