[VHDL编程] proje2

说明：it is code for implement the FIFO in VHDL. FIFO is first in first out memory.
<Arash> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] proje

说明：its ALU using VHDL. its parameter have 16 bits and doing logical and arithmetic functions
<Arash> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] proje4

说明：It is 8 bit divisor. it is restoring algorithm implementation.
<Arash> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] proje3

说明：it is ALU using VHDL language. it has inputs with 3 bits.
<Arash> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] project5_UART

说明：It is UART protocol in VHDL. it has two files. one is transmitter and one is receiver.
<Arash> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] non--restoring

说明：it is dividing non restoring algorithm implementation using verilog language.
<Arash> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] da_80m_10m

说明：AD9747测试Verilog测试程序,FPGA为xilinx的SP6-the test program of AD9747，FPGA IS SP6
<张海军> 在 2025-02-02 上传 | 大小：12.18mb | 下载：1

[VHDL编程] uartverilog

说明：用verilog编写的串口通信程序，真的很不错，推荐给大家一起学习一下。希望能有所帮助。-With verilog prepared by the serial communication program, really good, recommend it to everyone learning together about. Hoping to help.
<张东豪> 在 2025-02-02 上传 | 大小：304kb | 下载：0

[VHDL编程] i2c_master

说明：I2C master 16 bit addr verlog 代码-verlog i2c master
<jimmy> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] i2c_slave

说明：I2c slave 16 bit data verilog 代码-i2c slave verilog code
<jimmy> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] LAB7_1

说明：LAB 7 VERILOG DE2-115
<luxen> 在 2025-02-02 上传 | 大小：1.79mb | 下载：0

[VHDL编程] LAB7_3

说明：lab7 part 3 verilog de2-115
<luxen> 在 2025-02-02 上传 | 大小：2.84mb | 下载：0