[VHDL编程] qdq

说明：设计一个可容纳6组(或4组)参赛的数字式抢答器，每组设一个按钮，供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。设置一个主持人“复位”按钮。主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2~3秒的音响。设置一个计分电路，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分 -The design can accommodate a gr
<李明> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] DLF

说明：可增可减的计数器，可以用于全数字锁相环中的环路低通滤波器-Either upwards or downwards counter low-pass filter can be used for all-digital phase-locked loop in the loop
<QJ> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] serial-multiplier-using-generic-components

说明：Serial multiplier using generic components
<Pradeep> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] KEYBOARD

说明：用Verilog实现的按键检测及消抖程序代码，工程中很有实用价值。-Achieved using Verilog key detection and debounce code, works great practical value.
<武磊> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] Source

说明：是FUSION开发板的PWM实验历程，可以用于初学者来借鉴pwm的生成-FUSION is experimental development board PWM course
<胡杨> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] de2_audio_if

说明：audio codec wm8731 wolfsom in verilog. custom project
<Andrey> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] ___parallel_add0

说明：sum ololo bugaga altera master quartus do you need more?
<olololollolololollo> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] sdirx

说明：GV7601 GSPI驱动程序 配置GV7601 支持loopback环路输出 -GV7601 GV7601 GSPI driver configuration supports loopback loop output
<sunisi2008> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] alert

说明：eda电子钟闹钟模块的实现 -digital clock alert digital clock alert digital clock alert digital clock alert
<yuchen> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] M12

说明：VHDL硬件描述语言实现M12序列，可以用作白噪声，码率可调-VHDL hardware descr iption language M12 sequence can be used as white noise, adjustable rate
<hongkun> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] Ram_FIFO

说明：VHDL硬件语言实现FIFO，管道,经过测试，很好用-VHDL hardware language FIFO, pipe
<hongkun> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] pjt

说明：NIOS-II中PIO模拟的IIC驱动控制MT9M034摄像头-PIO simulated IIC driver control MT9M034 camera based on NIOS_II core
<lefroyguo> 在 2025-02-01 上传 | 大小：2kb | 下载：0