[VHDL编程] vga_dis

说明：该代码设计在VGA显示器上显示背景蓝色，中央绿色边框和粉色矩形。-The code is designed to display on a VGA monitor background blue, central green border and pink rectangle.
<cuixiao> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] my_uart_rx

说明：该代码实现监测是否有数据接收，若接收到数据，则将数据返回给发送方。-Monitor whether the code data is received, if the received data, the data is returned to the sender.
<cuixiao> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] ps2_key

说明：实现通过PS/2接收键盘的数据，然后将输入的大写字母转化成ASCII，通过串口传送给PC机。-Achieved through the PS/2 keyboard to receive data, and then enter the uppercase letters into ASCII, transferred to the PC via the serial port.
<cuixiao> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] booth

说明：8 bit signed boot multiplier
<amirhakh> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] arbitration

说明：arbiter code in verilog hdl
<vishwabharath> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] CRC-CCITT_3c120

说明：EP3C120硬件下的NIOSii运行，经过测试ok，CRC校验源码。-A table-driven implementation of CRC-CCITT checksums.
<李栋> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] dma-NIOSii_3c120

说明：EP3C120芯片上运行的DMA方式程序，经过验证ok。适合NIOSii代码修改或移植。-program for EP3C120 DMA process.
<李栋> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] jk-filpflop

说明：这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化 其中的jk文件是up down运算都符合的-This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met
<zhangzicong> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] uart_test

说明：串口传输 verilog 实现
<张翔> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] Common-multiplier-design

说明：常用乘法器设计，用FPGA能实现，值得下载。-Common multiplier design, FPGA can achieve, it is worth downloading.
<吴敏> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] encode_8B10B

说明：用verilog编写的8B/10B编码模块。参考了网上的源码，并取消了时序，以纯逻辑实现。将3B/4B、5B/6B两部分单独写成模块，可读性更强-Using verilog 8B/10B encoding module. Online reference source, and canceled the timing, pure logic implementation. The 3B/4B, 5B/6B written two sep
<Lang> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] hierarchical-code

说明：Abstract—This paper presents a highly effective compactor architecture for processing test responses with a high percentage of x-values. The key component is a hierarchical configurable masking register, which allows t
<shankar.m> 在 2025-02-02 上传 | 大小：2kb | 下载：0