[VHDL编程] timer_0

说明：计数器的FPGA控制程序，开发平台为ISE或者quartus-FPGA counter control procedures, development platform for the ISE or Quartus
<> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] ffcsr

说明：伪随机序列产生器－filtered 代进位反馈移位寄存器，verilog hdl 原代码。-Pseudo-random sequence generator-filtered on behalf of binary feedback shift register, verilog hdl original code.
<李辛> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] Verilog_SRAM

说明：使用Verilog写的SRAM的控制程序，仅供参考！-The use of the SRAM write Verilog the control procedures, for reference purposes only!
<yangyu> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] 4bit_buma_adder

说明：Verilog作业 ：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。-Verilog operation: the source code to write their own input, complementary code output by the state machine to control the four ad
<wizard> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo

说明：先入先出缓冲存储器，采用verilog hdl-FIFO buffer memory, using verilog hdl
<江浩> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] gcd

说明：欧几里得算法求最大公约数电路的Verilog实现，消耗功率较低-Euclid algorithm for the realization of the common denominator Verilog circuit, lower power consumption
<jh> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] chufaqi

说明：这是一个在QUARTUS平台下实现的触发器程序-This is a platform in the Quartus procedures under the flip-flop
<李小华> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] mouse

说明：用VHDL编写的鼠标控制程序，经测试运行稳定，且容易修改，升级-VHDL prepared using the mouse control procedures, have been tested to run stable, and easy to modify, upgrade
<李鑫> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：用高速硬件语言VHDL设计的全功能数字钟，经测试运行稳定-VHDL language used high-speed hardware design full-function digital clock, tested and stable operation
<李鑫> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] exp11

说明：lcd实验的.c源文件，经验证，已经完全正确了。-lcd experiment. c source file, experience certificate, has been completely correct.
<丁士富> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] pre_norm_addsub

说明：一种用VHDL语言描述的浮点前规格化的源代码编程-VHDL language used to describe a floating-point before the standardized programming source code
<zhshup> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] pre_norm_div

说明：一种用VHDL语言描述的浮点除前规格化的源代码编程-VHDL language used to describe a floating-point addition to the source code before the standardized programming
<zhshup> 在 2025-01-24 上传 | 大小：2kb | 下载：0