资源列表

« 1 2 ... .65 .66 .67 .68 .69 570.71 .72 .73 .74 .75 ... 4311 »

[VHDL编程8bitSINEGenerator

说明:8BIT的正弦波波形发生器,用VHDL代码实现。
<wangyd> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程rake_mrc

说明:实现RAKE接收机的最大比合并准则,输入位宽16比特。-RAKE receiver to achieve the maximal ratio combining criteria, enter the 16-bit wide.
<黄虎> 在 2025-01-23 上传 | 大小:2kb | 下载:1

[VHDL编程bayinhe

说明:八音自动播放电子琴设计 vhdl源码,文件内有具体注释-Autoplay octave flower design VHDL source code, documentation, there are specific notes
<黄利> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程mimasuo

说明:用VHDL编写的数字密码锁,很实用,喜欢请下载-Prepared using VHDL digital code lock, it is practical, likes to download
<ding> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程cordic

说明:verilog源代码,用于软件无线电中,cordic函数-Verilog source code for software radio, cordic function
<史兵> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程sram+lcd

说明:用vhdl格式写的sram源代码,把扩展名txt改为.v即可-VHDL format used to write the SRAM source code, to be re-txt extension. V can
<郭艳红> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程pingpang

说明:一个用verilog写的简单的乒乓球程序,用来在VGA上显示小球和挡板-Using Verilog to write a simple table procedures, used in the VGA display of small ball and baffle
<kljlj> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程youname

说明:用QUARTUS编译通过的等精度频率计,我错误,但有几个警告(不影响设计)。我的毕业设计啊!!! -Quartus compiler passed with precision frequency meter, etc., I am wrong, but there are several warning (excluding the impact of design). My graduation project ah! ! !
<luoliwen> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程dianti

说明:一个vhdl语言写的描述六层电梯的运行,有报警信号。通过了测试-A VHDL language descr iption of six-storey elevator operation, has alarm signal. Passed the test
<李叶> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程pn

说明:用Verilog语言生成7位的小m序列,产生pn码-Verilog language used to generate seven small m sequence code generated pn
<楚鹤> 在 2025-01-23 上传 | 大小:2kb | 下载:1

[VHDL编程jtag_logic

说明:这是自制altera usb_blaster所用到的CPLD程序,用VHDL语言写的。
<wdy2004> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程rece_7E

说明:HDLC控制接收数据开始标志7E和去零模块,用于FPGA与E1相接,Verilog HDL语言编写-HDLC control began to receive data to the zero mark 7E and modules for use in FPGA and E1 phase, Verilog HDL language
<刘彻> 在 2025-01-23 上传 | 大小:2kb | 下载:0
« 1 2 ... .65 .66 .67 .68 .69 570.71 .72 .73 .74 .75 ... 4311 »

源码中国 www.ymcn.org