[VHDL编程] I2C_to_GPIO

说明：用I2C总线扩展IO口的verilogHDL程序-I2C bus with expansion IO port verilogHDL procedures
<秦建> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] usbin_v1.7

说明：用于cy7c68013与fpga的从FIFO通讯.版本1.7-For the CY7C68013 and FPGA communications from the FIFO. Version 1.7
<> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] dattransf

说明：基于VHDL的10位定点数转浮点数模块源代码，可综合-VHDL-based set of 10 points to float the source code modules can be integrated
<云> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] fifoi

说明：基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码，深度可控-Based on the Xilinx Vertex2 can be integrated 2048x10-bit read and write can control the FIFO module source code, the depth of controllable
<云> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] sram_controller

说明：国外网站上面找到的sram_controller，可借鉴性很强。可以扩展数据和地址宽度。-Foreign sites found above sram_controller, can draw on strong. Can extend the width of the data and address.
<张曦> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] gen_tb

说明：用于verlilog自动产生testbench的脚本 用法：gen_tb <yourfilename>-Testbench for verlilog automatically generated scr ipt usage: gen_tb <yourfilename>
<张平> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] doc

说明：VHDL：用状态机的方法实现一个8位乘法器-VHDL: state machine method used to achieve an 8-bit multiplier
<my name> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] DM10

说明：vhdl实现一个4位十进制加法技术器。。。上传源代码，和大家分享-VHDL realization of a four decimal adder technology devices. . . From source code, and to share
<mr yao> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] BlockRAM

说明：xilinx BlockRAM 级联，利用Xilinx原语（非IP Core），更大灵活性-xilinx BlockRAM cascade, using Xilinx primitive (non-IP Core), greater flexibility
<blackmew> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLtlight

说明：智能控制交通灯。分主路辅路，当辅路无车时主路保持绿灯，当辅路有车通过时辅路亮绿灯，并且在最短五秒钟之后或者20秒之内返回原来的状态。-Intelligent control of traffic lights. At the main road and side roads, as roads without the green light when the main road to maintain, when the roads w
<小白> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] UTOPIA

说明：utopia接口模块VHDL源码,实现UTOPIA接口功能,可进行UTOPIA接口仿真-utopia interface module VHDL source code to achieve UTOPIA interface functions can be carried out UTOPIA Interface Simulation
<falcon_cq> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] TranslateToUTOPIA

说明：VHDL写一个转换到utopia接口的转换源程序.可以进行utopia接口的仿真试验-VHDL to write a converter to convert source utopia interface. Can utopia interface simulation test
<falcon_cq> 在 2025-01-24 上传 | 大小：2kb | 下载：0