[VHDL编程] 1eda0085-fd56-4ea7-bc6a-c598493929b5

说明：VHDL在SOURCEINSIGHT的插件-VHDL in SOURCEINSIGHT plug-ins
<一剑客> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] divide

说明：除法器-Divider
<wangzhide> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] fpga-fredivn

说明：
<libing> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] rc5_enc

说明：rc5的encryption,带state machine，一共四种状态st_idle,st_ready,st_round_op,st_pre_round-RC5 of encryption, with state machine, a total of four state st_idle, st_ready, st_round_op, st_pre_round
<laSiA> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] inverter

说明：rc5的decryption，同样带state machine，同样有四个状态-RC5 of decryption, with the same state machine, the same four state
<laSiA> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] c16_multiple

说明：精通verilog HDL语言编程源码之2--常用乘法器设计-Proficient in verilog HDL source language programming of 2- Common Multiplier
<李平> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] c22_FIFO

说明：精通verilog HDL语言编程源码之8——异步FIFO设计-Proficient in language programming verilog HDL source of 8- Asynchronous FIFO Design
<李平> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] OPERATION_UNIT

说明：本程序为加密芯片内部加密运算单元部分，包括32位减法器、移位寄存器、加/减法器、寄存器等，对密码芯片运算部分设计具有一定指导意义-The procedure for encryption chip unit internal encryption algorithms, including 32-bit subtraction, and shift register, add/subtraction, and register and
<zhaohongliang> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] 32-bit_multiplier_model

说明：此程序为32-bit乘法器，另附有VHDL测试程序-This procedure for 32-bit multiplier, followed VHDL test procedures
<zhaohongliang> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] chuankou

说明：串口VHDL实现 -Serial Serial VHDL realization of VHDL
<cheng> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] Digital_freq_tester

说明：VHDL编写的数字显示型频率测试仪，用数码管显示-VHDL figures prepared frequency tester, digital display
<王冰> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] Full_Adder

说明：內含fulladder結構檔,電路檔,測試檔(testbench)以及執行檔(.do)-Fulladder file containing the structure, the circuit file, test file (testbench), as well as executable file (. Do)
<蕭宇德> 在 2025-01-23 上传 | 大小：2kb | 下载：0