[VHDL编程] RAM_Delay

说明：利用块RAM实现数据延时，ab两路数据的位宽都是32位，a路延时16个时钟，b路延时8个时钟-Using block RAM data latency, ab two way data bits wide is 32, a way to delay 16 clock, eight clock delay b road
<PT> 在 2025-01-23 上传 | 大小：1kb | 下载：0

[VHDL编程] LED

说明：控制LED灯显示 滑动开关0往上时红色LED0会亮 滑动开关1往上时红色LED1会亮 滑动开关0与1在相同状态红色LED2会亮 滑动开关0与1皆往上红色LED3会亮 -Control LED lights display the slide switch to 0 will light up red LED0 1 slide switch will light up red LED1 slide switch between
<wangjiansong> 在 2025-01-23 上传 | 大小：60kb | 下载：0

[VHDL编程] ask

说明：基于Quartus9开发的一个关于ASK调制和解调的仿真，顶层用原理图，各个模块使用VHDL语言编写-Quartus9 developed a simulation on ASK modulation and demodulation based on the top floor with a schematic, each module using VHDL language
<田纪龙> 在 2025-01-23 上传 | 大小：8kb | 下载：0

[VHDL编程] TLV5619

说明：vhdl 实现的tlv5619模块测试程序，时序简单可行，便于移植。-this vhdl file for tlv5619，it convient to move to other place to use.
<董扬> 在 2025-01-23 上传 | 大小：433kb | 下载：0

[VHDL编程] designreport

说明：简易自动售货机，带led动画，可进货找零选择不同商品-Easy vending machines, with led animation, the change may choose to purchase different commodities
<王旋> 在 2025-01-23 上传 | 大小：2.32mb | 下载：0

[VHDL编程] Decoder

说明：74ls138译码器所有功能的实现，结构风格-entity of 74ls138 decoder
<GUOQIANG> 在 2025-01-23 上传 | 大小：776kb | 下载：0

[VHDL编程] fft_512

说明：采用Xilinx提供的VHDL FFT ip核实现512点FFT，可以实现使能控制、时钟控制等功能-Using Xilinx provides VHDL FFT ip core to achieve implementation of 512 points FFT, with enable control, clock control and other functions
<Horace Sun> 在 2025-01-23 上传 | 大小：6.3mb | 下载：0

[VHDL编程] CIC_filter

说明：三级级联梳状滤波器（CIC）的verilog实现。顶层模块top_moduole下面包含三个子模块，积分模块integrated，抽取模块decimate和梳状滤波器模块comb，已验证可综合通过并实现CIC功能-Three-level cascade comb filter (CIC) verilog implementation.Top-level module top_moduole below contains three ch
<xuzigeng> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] case-and-if-programing-in-verilog

说明：Case语句和if语句在电路设计中的注意事项，各种产生锁存器的原因分析，以及原代码-case and if using in verilog
<谷雨> 在 2025-01-23 上传 | 大小：5kb | 下载：0

[VHDL编程] cnt5_fsm

说明：这是一个简单的vhdl状态机例程，适合新手学习，简单易懂。-This is a simple state machine vhdl routines, suitable for beginners to learn, easy to understand.
<董扬> 在 2025-01-23 上传 | 大小：48kb | 下载：0

[VHDL编程] DFF12

说明：简单modelsim testbench测试工程，包含源码和testbench文件-Modelsim testbench simple test project, including source code and testbench files
<董扬> 在 2025-01-23 上传 | 大小：55kb | 下载：0

[VHDL编程] uart_tx

说明：带有奇偶校验功能的的串口发送模块，实现uart功能。verilog硬件描述语言实现-With the function of parity of serial port to send module, uart functions.Verilog hardware descr iption language to realize
<xuzigeng> 在 2025-01-23 上传 | 大小：2kb | 下载：0