资源列表

« 1 2 ... .39 .40 .41 .42 .43 444.45 .46 .47 .48 .49 ... 4311 »

[VHDL编程and2.nand2-.or2

说明:二输入与门、或门、与非门VHDL代码描述-Two-input AND gates, OR gates, NAND gate VHDL code descr iption
<chen han> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程Calculator

说明:4位十进制计算器,有加,减,乘,除四个功能,并有检测代码。-4bit decimal computers, there are add, subtract, multiply, divide four function, and detection code.
<Ivy> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程VGA_SYNC

说明:VGA_SYNC is a part of VGA controller, base d on Spartan 3 chip, use for show bar color picture in screen
<yang gao> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程VGA_SYNC_TB

说明:TB file for text VGA_SYNC
<yang gao> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程K4X4

说明:矩阵式的4x4按键扫描,包含VHDL和Verilog两种语言设计的代码,适合初学者。-The 4x4 matrix keypad scanning, including two languages ​ ​ VHDL and Verilog design code, suitable for beginners.
<Xin> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程shift-register

说明:四位移位寄存器,基于spartan6 fpga开发,移动信息工程学院学习必备,数字设计与计算机体系结构项目-Four shift registers based spartan6 fpga development, mobile learning essential information Engineering, Digital Design and Computer Architecture Project
<huangchuchuan> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程adder_4

说明:三种设计模式的加法器,分别是行为及描述,串行模式,并行模式。希望对大家了解加法器有帮助-Adder three design models, and behavior were described, the serial mode, the parallel mode. I hope to help everyone understand adder
<huangchuchuan> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程cordic_fpga

说明:基于VHDL的FPGA设计,利用CORDIC IP核设计角度的正余弦算法。-Cosine algorithm VHDL based FPGA designs using CORDIC IP core design angles.
<shiyan chen> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程AD7982

说明:基于FPGA/CPLD的数据采集处理系统,应用芯片AD7982实现十八位高速数据采集,串行输出。基于VHDL语言的完整AD7982 的程序。-Based on FPGA/CPLD data acquisition and processing system, the application achieved eighteen chip AD7982 high-speed data acquisition, serial output.
<wzwry> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程basic_1

说明:vhdl 语言实现序列检测器 -vhdl language sequence detector vhdl language sequence detector
<lixi> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程test

说明:VHDL语言实现数字锁相环,方法为超前滞后法-VHDL language digital phase-locked loop, and methods for lead-lag method
<lixi> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程jitter_filter

说明:Verilog按键消抖程序,根据按键时间进行消抖-Verilog key debounce program, according to the key debounce time
<liu changyou> 在 2025-01-19 上传 | 大小:1kb | 下载:0
« 1 2 ... .39 .40 .41 .42 .43 444.45 .46 .47 .48 .49 ... 4311 »

源码中国 www.ymcn.org