[VHDL编程] AD9910_div_clk2p5(1)

说明：AD9910在DE2板上实现单音信号点频-AD9910 DE2 board to achieve the tone frequency signal points
<黄刚> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] ADCS5451A_Sample

说明：用verilog语言实现的ADCS5451 AD转换芯片的控制与数据读取。-Using verilog language to achieve ADCS5451 AD converter chip control and data read.
<贺风> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] zuoyepaoma2

说明：基于FPGA的跑马灯设计，可实现一个灯独跑，两个灯连跑，间断跑，隔着2个灯跑自定义跑灯形式。quartus软件亲测可用，自己编写的~-Marquee FPGA-based design can achieve an independent running lights, two lights Lianpao, intermittent run, run across two lights running lights in the fo
<司维> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] huxi

说明：基于VHDL设计四个频率不同的呼吸灯，呼吸频率分别为 0.1Hz,0.2Hz，0.4Hz，0.8Hz 呼吸灯原理：利用PWM波控制led的亮度，的 原始代码 quartus软件亲测可用。-VHDL-based design in four different frequencies breathing light, breathing frequency was 0.1Hz, 0.2Hz, 0.4Hz, 0.8Hz breathin
<司维> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] daojishi

说明：基于VHDL编写的60S倒计时，可以设置倒计时开始时间， 重置倒计时，倒计时结束数码管会闪烁，蜂鸣器报警，quartus软件亲测可用。-60S-based VHDL, countdown, countdown start time can be set, reset the countdown, countdown to the end of the LED will blink, buzzer alarm, quartus softw
<司维> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] huxideng

说明：基于VHDL的呼吸灯设计， 可设置4个频率分别为0.1 ，0.2，0.4 0.5MHZ，quartus软件亲测可用-VHDL-based design breathing light can be set to four frequencies were 0.1, 0.2,0.4 0.5MHZ, quartus software pro-test available
<司维> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] zuoye60

说明：基于VHDL的60S倒计时设计，附带数码管显示，倒计时完成后蜂鸣器报警-60S countdown VHDL-based design, with a digital display, the countdown is completed after the buzzer alarm
<司维> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] counter7

说明：4bit counter in verilog
<kashif ali> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] mux_3_conditional

说明：implementation of multiplexer using conditional operator
<kashif ali> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] mux3_case

说明：implementation of multiplexer using case statements in verilog
<kashif ali> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] mux3_if_else

说明：implementation of multiplexer using if else statement in verilog
<kashif ali> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] CPU_MODEL

说明：implementation of CPU model using verilog
<kashif ali> 在 2025-01-20 上传 | 大小：1kb | 下载：0