[VHDL编程] module

说明：自己平时写的几个简单的模块，可以参考一下-He usually wrote a few simple modules, you can refer to
<wenjiong> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] quanzixongxiyiji-verilod

说明：根据日常生活中的洗衣机使用流程设计状态。 空闲——加水——洗涤——排水——加水——清洗排水——甩干——报警 - according to the processes and the use of washing machine in the daily life of the design state. Idle-------- washing water drainage water------ alarm dry
<mousejohn> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] PWM

说明：主要是利用verilog语言实现PWM，并对其处理，易于采集和对比，-The main PWM is implemented using Verilog language, and the processing, easy collection and comparison,
<阿坤> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] qiangdaqi

说明：基于verilog语言的六路抢答器设计代码，编译环境为quartus9.0，自己的一个课程设计，测试可用-Based on the six-way Responder design code verilog language compiler environment quartus9.0, one of their own curriculum design, test available
<林峰> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] clkdiv

说明：《深入浅出玩转FPGA学习课程特权同学——实验代码》时钟分频-The students easily understood how to play the FPGA courses privilege- experimental code clock frequency division
<邹秋霞> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] CORDIC

说明：pipelined CORDIC in structural model that contains 16 stages
<Raguram M> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] murty-vdl1

说明：these are basic vhdl codes to further improvement
<murthy> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] exp10.vhd

说明：这是一个基于FPGA的可调脉冲发生器的程序，可以实现周期和占空比的调节-This is an adjustable pulse generator based on FPGA program, you can adjust the duty cycle and achieve
<艾克> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Vhdl1

说明：简单的实用VHDL语言编写的LED跑马灯程序-Simple and practical LED Marquee VHDL language program
<周杨鹏> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] top

说明：调用FPGA中的IP核的RAM的顶层文件-Call the FPGA IP core RAM top-level file
<周杨鹏> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] arb

说明：verilog round robin arbiter
<murali krishna> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] cntrlr

说明：verilog code for bus controller
<murali krishna> 在 2025-01-20 上传 | 大小：1kb | 下载：0