资源列表
[VHDL编程] boxingfashengqi
说明:能产生方波和三角波的信号发生器,以时钟信号为基准,输出时可以选择一种信号输出。-Can produce a square wave and triangular wave signal generator to the reference clock signal, a signal output can be selected output.<lyp> 在 2025-01-20 上传 | 大小:1kb | 下载:0
[VHDL编程] bt656_decode
说明:bt656 标准的解码 verilog 语言-bt656 decode<xujianfeng> 在 2025-01-20 上传 | 大小:1kb | 下载:0
[VHDL编程] 2_led
说明:基于nios ide编程并下载至FPGA中的led灯闪亮程序-Based nios ide programmed and downloaded to the FPGA program led lights flashing<yanhuazhen> 在 2025-01-20 上传 | 大小:1kb | 下载:0