资源列表

« 1 2 ... .63 .64 .65 .66 .67 4168.69 .70 .71 .72 .73 ... 4311 »

[VHDL编程FPGA-for-greenhand

说明:本资料适合fpga初学者入门使用,包括:fpga设计资料大全,fpga的交流电机控制,fpga的中文培训教程-This information is suitable for beginners FPGA portal, including: fpga Design Sourcebook, fpga of AC motor control, fpga training course in Chinese
<zhanggazi> 在 2024-10-07 上传 | 大小:11461632 | 下载:0

[VHDL编程150M

说明:quartus_nios 综合开发平台,可以多中断,重要的是它的cpu可以工作在150M,总线工作在100M×32bit;-quartus_nios comprehensive development platform that can interrupt more important is that it' s cpu can operate at 150M, bus work in 100M × 32bit
<戚栋> 在 2024-10-07 上传 | 大小:11462656 | 下载:0

[VHDL编程AD_DA_Chip_test_program

说明:AD DA芯片测试程序 (开发环境keilC51+Quartus7.2)-AD DA Chip test program (Developmentenvironment: keilC51+Quartus7.2)
<ch> 在 2024-10-07 上传 | 大小:11416576 | 下载:0

[VHDL编程LCD

说明:Actel fusion M1AFS600的LCD实验,基于周立功公司CortexM1开发板,程序包括FPGA源程序和Keil环境下C语言程序,程序测试通过。-Actel fusion M1AFS600 the LCD test, Zhou, who based the company CortexM1 development board, the program includes FPGA source code and Keil C
<卫菊梅> 在 2024-10-07 上传 | 大小:11481088 | 下载:0

[VHDL编程Locking_device

说明:EDA课程设计,基于DE2板的八位十进制锁码器,vhdl源程序!-EDA curriculum design, based on the DE2 board to eight decimal lock code reader, vhdl source code!
<> 在 2024-10-07 上传 | 大小:11479040 | 下载:0

[VHDL编程DMASU

说明:nios中DMA数据传输方式的实例化程序-nios in the DMA data transfer mode of instantiation process
<际宝张> 在 2024-10-07 上传 | 大小:11473920 | 下载:0

[VHDL编程Logic-analyzer

说明:一个逻辑分析仪的开发源码,包括单片机FPGA的所有程序,以及硬件的原理图。-A logic analyzer source development, including single-chip FPGA All Programs, and hardware schematics
<> 在 2024-10-07 上传 | 大小:11459584 | 下载:0

[VHDL编程FPGA_LED

说明:NIOS II上实现,包含led的的控制verilogHDL,原理图的设计等等,直接用nios II打开就可以使用-NIOS II achieve control of verilogHDL contain led, schematic design, etc., directly nios II can be used to open
<朱阿伦> 在 2024-10-07 上传 | 大小:11424768 | 下载:0

[VHDL编程d_clock

说明:基于QUARTUSII,电子时钟,可用,VHDL以及原理图。-Based QUARTUSII, electronic clock, available, VHDL and schematic.
<barbossa> 在 2024-10-07 上传 | 大小:11431936 | 下载:0

[VHDL编程xapp1052

说明:ML605开发版 生成IP核的时候选择250MHZ pcie2.0 X4 5Gb/s 其他参考PDF文档。(When the ML605 development version generates the IP kernel, select 250MHZ pcie2.0 X4 5Gb/s Other reference PDF documents.)
<herryhu > 在 2024-10-07 上传 | 大小:11467776 | 下载:0

[VHDL编程hf_mot

说明:电机驱动及编码器同步采样,内部兼具多重滤波采样处理算法。(Motor drive and encoder synchronous sampling, the internal multi filter sampling and processing algorithm.)
<he > 在 2024-10-07 上传 | 大小:11441152 | 下载:0

[VHDL编程Verilog数字VLSI设计教程(源码)

说明:Verilog 数字VLSI 设计教程 官方Lab(Verilog Digital VLSI Design Course Official Lab)
<brico> 在 2024-10-07 上传 | 大小:11476992 | 下载:1
« 1 2 ... .63 .64 .65 .66 .67 4168.69 .70 .71 .72 .73 ... 4311 »

源码中国 www.ymcn.org