[VHDL编程] VerilogHDLDigitalControlSystemExample

说明：《Verilog HDL数字控制系统设计实例》-冼进-源代码- Verilog HDL Digital Control System Design - Xian Jin- source code
<王洪亮> 在 2024-11-13 上传 | 大小：10.85mb | 下载：0

[VHDL编程] UART_DMA

说明：基于ALTERA公司的NIOSII的串口通信DMA传输设计-NIOSII based on ALTERA s DMA transfer of the serial communication design
<王超> 在 2024-11-13 上传 | 大小：10.82mb | 下载：0

[VHDL编程] icnado_newgood_pinlvji

说明：使用ISE编译的频率计，可测最低频率范围1hz，最高根据系统时钟决定-ISE compiled using the frequency meter, the lowest measurable frequency range 1hz, the highest decision according to the system clock
<poposong> 在 2024-11-13 上传 | 大小：10.84mb | 下载：0

[VHDL编程] eda_files

说明：利用SPOC builder 建立系统进而在这个硬件基础之上进行NIOS系统编程实现一些简单的小程序。-it is very easy ,you can leran it very fast.
<刘经龙> 在 2024-11-13 上传 | 大小：10.88mb | 下载：0

[VHDL编程] TFT_3.5

说明：乱写说明或说明不够认真 -Write without explanation or descr iption is not enough to seriously
<yangtao> 在 2024-11-13 上传 | 大小：10.82mb | 下载：0

[VHDL编程] UART_DMA

说明：基于DE1的nios的串口sdram通信例程-Based on DE1' s nios serial communication routines sdram
<李> 在 2024-11-13 上传 | 大小：10.83mb | 下载：0

[VHDL编程] Clock

说明：VHDL语言编写的数字时钟程序，包括硬件设计的芯片管脚分配和功能代码等。功能包括时间的设定和显示。-VHDL language digital clock procedures, including hardware design, the chip-pin assignment and functional code. Features include time setting and display.
<木子> 在 2024-11-13 上传 | 大小：10.87mb | 下载：0

[VHDL编程] lab

说明：microblaze实验，完整，在spartan3estarterkit 板上实验正确，包括普通IO,LCD，串口，下载等-the microblaze experiments, complete correct experimental, in spartan3estarterkit board, including ordinary IO, LCD, serial, download
<jian> 在 2024-11-13 上传 | 大小：10.81mb | 下载：1

[VHDL编程] Altera_SoC_seminar

说明：Altera SOC Seminar November 2012
<pippo17> 在 2024-11-13 上传 | 大小：10.81mb | 下载：0

[VHDL编程] MySopc

说明：自己亲自设计的软核，可以打开详细的设计细节，仅作为参考，自己用的话要根据自己的情况进行设计。-Soft-core own personally designed, you can open the detailed design details, only as a reference, they used words to be designed according to their own situation.
<毛超> 在 2024-11-13 上传 | 大小：10.85mb | 下载：0

[VHDL编程] e2prom_rd

说明：该verilog代码用于E2PROM操作运用，用于I2C时序操作，存储数据-Operation is applied, the verilog code used in the E2PROM chips was introduced for I2C timing operation and store data
<成栋> 在 2024-11-13 上传 | 大小：10.84mb | 下载：0

[VHDL编程] pcpu_handle_mem

说明：Verilog实现五级流水线CPU，hazard以及时序功能已经实现。-Realize five-stage pipeline CPU
<llly> 在 2024-11-13 上传 | 大小：10.86mb | 下载：0