资源列表
[VHDL编程] VerilogHDLDigitalControlSystemExample
说明:《Verilog HDL数字控制系统设计实例》-冼进-源代码- Verilog HDL Digital Control System Design - Xian Jin- source code<王洪亮> 在 2024-11-10 上传 | 大小:10.85mb | 下载:0
[VHDL编程] icnado_newgood_pinlvji
说明:使用ISE编译的频率计,可测最低频率范围1hz,最高根据系统时钟决定-ISE compiled using the frequency meter, the lowest measurable frequency range 1hz, the highest decision according to the system clock<poposong> 在 2024-11-10 上传 | 大小:10.84mb | 下载:0
[VHDL编程] Altera_SoC_seminar
说明:Altera SOC Seminar November 2012<pippo17> 在 2024-11-10 上传 | 大小:10.81mb | 下载:0
[VHDL编程] pcpu_handle_mem
说明:Verilog实现五级流水线CPU,hazard以及时序功能已经实现。-Realize five-stage pipeline CPU<llly> 在 2024-11-10 上传 | 大小:10.86mb | 下载:0