资源列表

« 1 2 ... .66 .67 .68 .69 .70 4171.72 .73 .74 .75 .76 ... 4311 »

[VHDL编程nios

说明:altera ep2c8V2 开发实例 timer uart I2C key interrupt 等-altera ep2c8V2 examples timer uart I2C key interrupt etc.
<chris> 在 2024-10-07 上传 | 大小:11765760 | 下载:0

[VHDL编程1

说明:VHDL书籍可以很好的为学生提供简单的基础学习指导-VHDL books can provide students with a good basis for a simple study guide
<yang> 在 2024-10-07 上传 | 大小:11779072 | 下载:0

[VHDL编程DE1_fat32

说明:本文设计的是基于大规模FPGA的BMP图库管理,完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现,即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片,内嵌32位的NiosII软核,采用SDRAM作为内存,把存储在SD卡内的二进制图片信息读入内存,并控制TFT彩色液晶,读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上,在NiosII的协调下正常工作
<wuwei> 在 2024-10-07 上传 | 大小:11721728 | 下载:0

[VHDL编程FPGA

说明:赛灵思公司,本书从逻辑设计、数字信号处理、嵌入式系统设计和高速连接功能等方面系统介绍了FPGA开发应用。-Xilinx, book design from logic, digital signal processing, embedded system design and high-speed connectivity and other aspects of the system describes the development
<旭羯> 在 2024-10-07 上传 | 大小:11705344 | 下载:0

[VHDL编程multi_cycle_cpu

说明:多周期cpu,multi_cycle_cpu,南京大学计算机系计算机组成原理实验-Of multi-cycle cpu, multi_cycle_cpu, Nanjing University Department of Computer Science Computer principle experiment
<sunying> 在 2024-10-07 上传 | 大小:11705344 | 下载:0

[VHDL编程ping_pong_game

说明:利用DaltaSigma DAC原理,输出到示波器XY通道,显示亮点作图,实现乒乓球的游戏效果。-with the Using of DaltaSigma DAC principle, the output to the oscilloscope XY channel to display the bright spot mapping table tennis game.
<> 在 2024-10-07 上传 | 大小:11731968 | 下载:0

[VHDL编程Sram(v0.2.20090115)

说明:SRAM FPGA编程 CYLOON2系列均可使用-SRAM FPGA programming CYLOON2 series can be used
<simon greenhall> 在 2024-10-07 上传 | 大小:11767808 | 下载:0

[VHDL编程video_stream_scaler

说明:该模块能对视频分辨实时缩放,采用最近邻域和双线性差值算法。该模块可以实时配置输入输出的分辨率、缩放因子,缩放算法类型等参数,也可在编译时采用默认配置。-The Video Stream Scaler (streamScaler) performs resizing of video streams in a low latency manner, resizing with either bilinear or nearest-neig
<高军> 在 2024-10-07 上传 | 大小:11752448 | 下载:0

[VHDL编程VHDL-program

说明:VHDL实验程序。需要的可以在此基础上修改。-Program VHDL experiment. Need can be modified on this basis.
<梁康> 在 2024-10-07 上传 | 大小:11768832 | 下载:0

[VHDL编程clock_div

说明:verilog编写的分频器,基于计数器编写的-divider verilog prepared
<ai> 在 2024-10-07 上传 | 大小:11758592 | 下载:0

[VHDL编程embedded-system-UTS

说明:this about embedded system-this is about embedded system
<Velda Talitha> 在 2024-10-07 上传 | 大小:11729920 | 下载:0

[VHDL编程cordic

说明:生成正余弦函数,根据cordic算法可以生成sin和cos(Generating sin or cos function)
<ixupeng > 在 2024-10-07 上传 | 大小:11760640 | 下载:0
« 1 2 ... .66 .67 .68 .69 .70 4171.72 .73 .74 .75 .76 ... 4311 »

源码中国 www.ymcn.org