[VHDL编程] oc_mkjpeg

说明：Pure hardware JPEG Encoder design. Package includes vhdl source code, test bench, detail design document. Written in VHDL. Verified on Xilinx XC4VLX25. Rncode 320x240 bmp picture in 3ms at 50 quality, 100Mhz clock.-Pure
<Andy> 在 2024-11-17 上传 | 大小：3.12mb | 下载：0

[VHDL编程] NIOS-II

说明：关于NIOS II软件学习的资料，希望对大家有所帮助。-NIOS II software to learn about the data, we want to help.
<lg> 在 2024-11-17 上传 | 大小：3.12mb | 下载：0

[VHDL编程] cf_fft

说明：用verilogHDL写的实现4096点FFT的算法，附带quartus ii工程.-VerilogHDL achieved with 4096-point FFT written algorithm works with quartus ii
<毛宏斌> 在 2024-11-17 上传 | 大小：3.12mb | 下载：0

[VHDL编程] DE0_NANO_VGA

说明：ntity DE0_NANO is Port ( CLOCK_50 : in STD_LOGIC --//////////// LED ////////// LED : out STD_LOGIC_VECTOR(7 DOWNTO 0) -- --//////////// KEY ////////// KEY : in STD_LOGIC_VECTOR(1 DOWNTO 0) -- --/
<Mahmoud> 在 2024-11-17 上传 | 大小：3.12mb | 下载：0

[VHDL编程] uart

说明：本设计用接口芯片的VHDL的设计方法，通过对MAX232串行通总线接口的设计，掌握发送与接收电路的基本设计思路，并进行串口通信-This design using VHDL design methodology interface chip, through the MAX232 serial communication bus interface design, master the basic design ideas to sen
<typ> 在 2024-11-17 上传 | 大小：3.12mb | 下载：0

[VHDL编程] x7seg

说明：一个实用的FPGA数码管显示驱动，移植性比较好，Verilog语言编写，实测通过，可直接作为子模块调用-A practical FPGA digital display driver, portability is better, Verilog language, measured by, as a sub-module can directly call
<郭永峰> 在 2024-11-17 上传 | 大小：3.12mb | 下载：0

[VHDL编程] uart_rx

说明：FPGA实现串口接收功能 Verilog语言-Serial reception FPGA Verilog language
<果粒橙> 在 2024-11-17 上传 | 大小：3.12mb | 下载：0

[VHDL编程] 15_usb_test

说明：用VerilogHDL编写的USB驱动程序，经过了成功的测试.-USB driver program with VerilogHDL,successful tested.
<zhanghc> 在 2024-11-17 上传 | 大小：3.12mb | 下载：0

[VHDL编程] ppscode

说明：verilog代码，输出秒脉冲，用于采集同步-verilog code, second pulse output for synchronization acquisition
<华> 在 2024-11-17 上传 | 大小：3.12mb | 下载：0

[VHDL编程] ex5

说明：FPGA测试频率，传统测频率,verilog语言，短程序，测频法测频率(using FPGA verilog language a short code for frequtents)
<点717 > 在 2024-11-17 上传 | 大小：3.12mb | 下载：0

[VHDL编程] uart

说明：用verilog实现UART串口收发。状态机形式实现，波特率可调(Use verilog to achieve UART serial transceiver. State machine form, adjustable baud rate)
<zhaodameng> 在 2024-11-17 上传 | 大小：3.11mb | 下载：0

[VHDL编程] try4

说明：利用mif文件生成ROM/RAM，并附带例化程序和测试文件(Using MIF files to generate ROM/RAM with example programs and test files)
<imdouniwan> 在 2024-11-17 上传 | 大小：3.11mb | 下载：0