资源列表
[VHDL编程] asyn_fifo_bk
说明:该verilog代码位手动编写的异步fifo。-This code is manually generated asychronous fifo.<江豪> 在 2024-11-17 上传 | 大小:3.1mb | 下载:0
[VHDL编程] rx_tx
说明:上位机与FPGA进行RS232通信,FPGA可以发送与接收。-Host computer and the FPGA RS232 communication, the FPGA can send and receive.<mingzhanghui> 在 2024-11-17 上传 | 大小:3.1mb | 下载:0
[VHDL编程] rx_tx
说明:上位机与FPGA进行RS232通信,FPGA可以发送与接收。-Host computer and the FPGA RS232 communication, the FPGA can send and receive.<mingzhanghui> 在 2024-11-17 上传 | 大小:3.1mb | 下载:0
[VHDL编程] RT_Ethernet
说明:实时以太网MAC层协议控制器。注:100M全双工-Real-time Ethernet MAC layer protocol controller. Note: 100M full duplex<罗文超> 在 2024-11-17 上传 | 大小:3.1mb | 下载:0
[VHDL编程] sdram-uclinux
说明:使用最新的系统搭建工具Qsys构建了包括sdram的nios2系统,编写了程序,并在de2上实现。-This file is used to drive the sdram for qsys users.<xiaofengyu> 在 2024-11-17 上传 | 大小:3.1mb | 下载:0
[VHDL编程] AD-and-DA-in-DSPPFPGA
说明:上海志宇DSP+FPGA开发板AD/DA回放程序-AD/DA in DSP+FPGA<zhangtao> 在 2024-11-17 上传 | 大小:3.1mb | 下载:0
[VHDL编程] FIFO_1
说明:利用FIFO模块实现不同时钟模块间的传输(The transmission between different clock modules is realized by using FIFO module)<KING IN NORTH > 在 2024-11-17 上传 | 大小:3.1mb | 下载:0