[VHDL编程] dds

说明：DDS信号发生器 TLV5639，FPGA DDS信号发生器 TLV5639，FPGA-DDS signal generator TLV5639, FPGA DDS signal generator TLV5639, FPGA DDS signal generator TLV5639, FPGA
<yan frank> 在 2024-10-14 上传 | 大小：3258368 | 下载：0

[VHDL编程] S6_VGA_change

说明：1。源文件保存在src目录，QII的工程文件保存在Proj目录； 2。程序可以在VGA显示器上以800x600分辨率显示方波示例和字母示例 3。具体设计参考代码。 -1. Save the source file in the src directory, QII project files in the directory Proj 2. Program can display at VGA display with 8
<成语> 在 2024-10-14 上传 | 大小：3258368 | 下载：0

[VHDL编程] medianfilter

说明：图像滤波中的中值滤波，有效滤除椒盐噪声，使用verilog语言编写-Image filtering in the median filter, effectively filter out salt and pepper noise, using verilog language
<钱军> 在 2024-10-14 上传 | 大小：3262464 | 下载：1

[VHDL编程] EDA-tool

说明：ALSI设计所用到的EDA 工具介绍。我们导师上课就是这本书。-ALSI design EDA tools used in descr iption. Our class teacher is the book.
<dashan> 在 2024-10-14 上传 | 大小：3261440 | 下载：0

[VHDL编程] DS18B20

说明：用FPGA控制温度传感器DS18B20，读取其内部的温度数据并显示在1602液晶上。-Control the temperature sensor DS18B20 by FPGA, read its internal temperature data and display in the 1602 LCD.
<王方秋> 在 2024-10-14 上传 | 大小：3260416 | 下载：0

[VHDL编程] Calculate_module

说明：使用Verilog语言编写的计算器，能实现10以下2个数的加法和乘法运算。 -Calculator using Verilog language, number 10 addition and multiplication.
<李泽骏> 在 2024-10-14 上传 | 大小：3261440 | 下载：0

[VHDL编程] DDS_FPGA_Materals

说明：DDS的FPGA设计原理、结构和原代理，包含源代码和ModelSim仿真，是DDS初学者参考的优秀教程，图文并茂，上手容易！-DDS FPGA design principles, the structure and the original agent, including source code and ModelSim simulation，it is an excellent book for greenhand in stud
<杨光> 在 2024-10-14 上传 | 大小：3263488 | 下载：0

[VHDL编程] LCD1602

说明：1602的基础显示程序，FPGA，Verilog编写，可以自行拓展，简洁可靠！-1602 foundation display program, FPGA, Verilog prepared, self-expanding, simple and reliable!
<江> 在 2024-10-14 上传 | 大小：3260416 | 下载：0

[VHDL编程] FPGA 经典 100 问

说明：fpga 经典100问 ，一些较好的资料整理(FPGA classic 100 questions, some better data collation)
<刘磊帅锅 > 在 2024-10-14 上传 | 大小：3261440 | 下载：0

[VHDL编程] A4_Beep

说明：使用verilog 硬件描述语言编写的蜂鸣器电路模块，希望对大家有帮助！(Using Verilog hardware descr iption language to write the key circuit module, I hope to help you!)
<ET@AF > 在 2024-10-14 上传 | 大小：3264512 | 下载：0

[VHDL编程] EES-A7实验指导书

说明：VERILOG编程指导书，针对于vivado编程应用(VERILOG programming guide for the application of vivado programming)
<iceiceice333 > 在 2024-10-14 上传 | 大小：3258368 | 下载：0

[VHDL编程] try4

说明：利用mif文件生成ROM/RAM，并附带例化程序和测试文件(Using MIF files to generate ROM/RAM with example programs and test files)
<imdouniwan> 在 2024-10-14 上传 | 大小：3265536 | 下载：0