[VHDL编程] ethernetblaster-200-202-gpl.tar

说明：ALtera网络Blaster的映射文件-Altera network mapping document Blaster
<李云> 在 2024-11-17 上传 | 大小：3.09mb | 下载：0

[VHDL编程] A01

说明：利用XC9572-TQFP100(Xilinx CPLD)制作的多功能CPLD/FPGA的ISP下载线源代码及线路图。可用来烧录Xilinx,Lattice,Altera等厂家的CPLD/FPGA.-Using XC9572-TQFP100 (Xilinx CPLD) produced by multi-CPLD/FPGA download cable ISP in the source code and circuit diagram
<李德明> 在 2024-11-17 上传 | 大小：3.08mb | 下载：0

[VHDL编程] VGAterm

说明：simple thermometr in vhdl
<zynio> 在 2024-11-17 上传 | 大小：3.09mb | 下载：0

[VHDL编程] DE2_PC

说明：DE2板与pc机通信过程，传输图片文件。-communication between DE2 and PC。
<张万里> 在 2024-11-17 上传 | 大小：3.09mb | 下载：0

[VHDL编程] ncvlog

说明：Cadence NC-verilog user guide C adence NC-verilog user guide C adence NC-verilog user guide Cadence NC-verilog user guide-Cadence NC-verilog user guide Cadence NC-verilog user guide Cadence NC-verilog user guid
<anwei2048> 在 2024-11-17 上传 | 大小：3.09mb | 下载：0

[VHDL编程] 2007_Xilinx

说明：2007年Xilinx 联合实验室主任会议 FPGA设计时序收敛-2007 meeting of directors of Xilinx FPGA Design Joint Lab timing closure
<鲁智深> 在 2024-11-17 上传 | 大小：3.08mb | 下载：0

[VHDL编程] FPGA_timing

说明：FPGA最重要的就是时序收敛，本资料重点介绍的就是FPGA设计时序收敛，从培训班带过来的资料，讲得非常好，强力推荐~-FPGA timing closure is the most important, the information is focused on FPGA design timing closure, brought over from the training data, made it very good, high
<zhou> 在 2024-11-17 上传 | 大小：3.09mb | 下载：0

[VHDL编程] Complexdigital-circuits

说明：复杂数字电路与系统的VerilogHDL设计技术-Complex digital circuits and systems design techniques VerilogHDL
<wyb> 在 2024-11-17 上传 | 大小：3.09mb | 下载：0

[VHDL编程] pci9056db-091b_296305

说明：PCI9056芯片详细资料。包含有12章的内容，全英文版。-PCI9056 chip detailed information. Contains a chapter 12 of the content, the English version.
<sunhuiping> 在 2024-11-17 上传 | 大小：3.09mb | 下载：0

[VHDL编程] qdq_ise9migration

说明： 六人抢答器是旨在模仿答题抢答过程中选手抢答，答题倒计时，主持人控制以及数字清零等步骤。原则上算作是模拟仿真类动手实验，设计难点有筛选抢中的选手，抑制有选手违规抢答，主持人控制答题以及抢答时间，强中或者答题时间到的报警时间，以及在大屏幕上显示时钟倒计时以及抢中的选手编号并且对LED灯进行复位。-Six Responder is designed to mimic the answer in the answer in the answ
<冯冬冬> 在 2024-11-17 上传 | 大小：3.09mb | 下载：0

[VHDL编程] FPGA--TimeQuestREV2.0

说明：FPGA那些事儿--TimeQuest静态时序分析REV2.0，这个不用多说了吧，经典之作，大家多多学习，共同进步~~这个是版本2-FPGA that thing- TimeQuest static timing analysis REV2.0, this goes without saying it, classic, everyone can learn together and progress ~ ~ This is versi
<Tom> 在 2024-11-17 上传 | 大小：3.09mb | 下载：0

[VHDL编程] eda-class-v1.0

说明：计算器功能，可加减乘除，可移位,65525以内运算-, calculator functions, addition, subtraction, multiplication, and division can shift, operation within 65525
<> 在 2024-11-17 上传 | 大小：3.08mb | 下载：0