[VHDL编程] code

说明：A、B两串行数据转换为并行数据，然后进入加法器模块，进行相加输出。-A, B two serial data is converted to parallel data, and then enter the adder module, add the output.
<李娜> 在 2024-11-17 上传 | 大小：4kb | 下载：0

[VHDL编程] code

说明：7位表决器，实现投票选择结果呈现； 减法器编码。-7 bit voting machine, realize the voting choice results present the encoding.
<李娜> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：动态扫描键盘，然后把按键结果显示在LCD上，相关使用去抖功能-Dynamic scan keyboard, and then the key results are displayed on the LCD, the use of the shake function
<李娜> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：经典电路设计（华为） 以及设计电路约束文件（华为）-Classical circuit design (HUAWEI) and the design of the circuit constraint file (HUAWEI)
<李娜> 在 2024-11-17 上传 | 大小：360kb | 下载：0

[VHDL编程] saopin_saveV2

说明：在FPGA中利用DDS的原理实现了扫频功能并使用高速的AD采集数据，同时完成了数字峰值检波，并配合高速DA实现数据的输出-Use DDS principle in the FPGA to achieve the sweep function and use of high-speed data acquisition AD, while the completion of the digital peak detection, and
<刘军> 在 2024-11-17 上传 | 大小：11.95mb | 下载：0

[VHDL编程] ADS8509

说明：FPGA驱动高输入电压范围的ADS8509芯片，采样范围广，适合前端大信号处理-FPGA drive a high input voltage range ADS8509 chip, sampling a wide range, suitable for large front-end signal processing
<刘军> 在 2024-11-17 上传 | 大小：1.91mb | 下载：0

[VHDL编程] DAC902_model

说明：用verilog写的12位并口DAC902 模块。可在FPGA上运行-Written in verilog 12 parallel DAC902 module.Can be run on the FPGA
<吴添杨> 在 2024-11-17 上传 | 大小：103kb | 下载：0

[VHDL编程] segled

说明：数码管fpga Verilog HDL代码-Digital fpga Verilog HDL Code
<林坤城> 在 2024-11-17 上传 | 大小：433kb | 下载：0

[VHDL编程] sdram

说明：ISE14.4环境编程，XILINX spartan3E,SDRAM完整编程-xilinx sdram
<姜明明> 在 2024-11-17 上传 | 大小：506kb | 下载：0

[VHDL编程] sdram_5

说明：SDRAM的verilog描述，包含顶层设计，测试平台代码，精确描述-SDRAM is verilog descr iption, including top-level design, testbench code, an accurate descr iption of
<micheal zhang> 在 2024-11-17 上传 | 大小：6kb | 下载：0

[VHDL编程] nfc

说明：近场通信的verilog描述，包含向量名定义，顶层设计等等的精确描述-Verilog descr iption of near field communication, including the vector name is defined, an accurate descr iption of the top-level design, etc.
<micheal zhang> 在 2024-11-17 上传 | 大小：2kb | 下载：0

[VHDL编程] ram_3

说明：RAM的verilog描述，包含向量名定义，顶层设计等等的精确描述-RAM in verilog descr iption, including vector name is defined, an accurate descr iption of the top-level design, etc.
<micheal zhang> 在 2024-11-17 上传 | 大小：1kb | 下载：0