资源列表

« 1 2 ... .32 .33 .34 .35 .36 3837.38 .39 .40 .41 .42 ... 4311 »

[VHDL编程ALU

说明:此代码能高速实算术逻辑单元的功能,适合risc_CPU的设计。若有不足,请多多包含。-This code can be really high-speed arithmetic logic unit function, suitable for risc_CPU design. If insufficient, please contain.
<张朝阳> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程8253

说明:With realize based on the FPGA programmable timer counter 8253 designs -With realize based on the FPGA programmable timer counter 8253 designs
<靖书磊> 在 2024-11-17 上传 | 大小:7kb | 下载:1

[VHDL编程FSM_Design

说明:讲述了状态机的相关知识,文章为重英文,利用具体的例子讲述了VHDL中 的状态机-About the state machine of the relevant knowledge, the article for the re-in English, the use of specific examples described in VHDL State Machine
<yl> 在 2024-11-17 上传 | 大小:117kb | 下载:0

[VHDL编程diyabiao

说明:moore状态机~~~ 用vhdl语言实现-moore state machine ~ ~ ~ using VHDL language
<黎明> 在 2024-11-17 上传 | 大小:14kb | 下载:0

[VHDL编程VerilogHDL

说明:一本介绍VHDL的好书,可以让你很快的熟悉VHDL知识。-A good book to introduce VHDL, can let you quickly familiar with the VHDL knowledge.
<shihelu> 在 2024-11-17 上传 | 大小:3.98mb | 下载:0

[VHDL编程project_UHF_ddc

说明:vhdl语言写的数字下变频的实现,整个工程文件,xlinx ise用的-VHDL language written in the realization of digital down conversion, the whole project file, xlinx ise used
<杨斌> 在 2024-11-17 上传 | 大小:1.78mb | 下载:1

[VHDL编程mclk

说明:基于多时钟的处理,在跨时钟域的处理上有优势-Based on Multi-clock processing, the cross-clock domain processing advantages
<xianren> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程VerilogHDLDigitalControlSystemExample

说明:《Verilog HDL数字控制系统设计实例》-冼进-源代码- Verilog HDL Digital Control System Design - Xian Jin- source code
<王洪亮> 在 2024-11-17 上传 | 大小:10.85mb | 下载:0

[VHDL编程CPLD_FPGA

说明:《CPLD_FPGA设计及应用》课件与实例- CPLD_FPGA design and application, with examples of courseware
<王洪亮> 在 2024-11-17 上传 | 大小:20.74mb | 下载:0

[VHDL编程fanzhen

说明:简单使用的UART通信模块,用Verilog编写通过仿真,直接可用-Easy-to-use UART communication module, and the preparation of the adoption of Verilog simulation, directly available
<李伟> 在 2024-11-17 上传 | 大小:711kb | 下载:0

[VHDL编程FPGA_BT_656

说明:采用FPGA通过BT_656接口实现传输4路视频流的方法 -FPGA through the use of BT_656 interface 4-way video stream transmission method
<Jimmysun> 在 2024-11-17 上传 | 大小:169kb | 下载:0

[VHDL编程chengfaqi4

说明:用VHDL实现四位乘法器,不直接用乘法实现,一来节省资源,二来可提高速度!-Use VHDL to achieve four multiplier, not the realization of the direct use of multiplication, one to save resources, and secondly to improve the speed!
<> 在 2024-11-17 上传 | 大小:1kb | 下载:0
« 1 2 ... .32 .33 .34 .35 .36 3837.38 .39 .40 .41 .42 ... 4311 »

源码中国 www.ymcn.org