[VHDL编程] VOIP.tar

说明：Voice Over IP Phone - implementation in fpga
<Dang Tien Dat> 在 2024-11-18 上传 | 大小：3.03mb | 下载：0

[VHDL编程] CPU

说明：16位简单cpu用VHDL语言实现。里面有好几个的》-16-bit cpu with a simple VHDL language. There are several of the "
<pjj> 在 2024-11-18 上传 | 大小：3.03mb | 下载：0

[VHDL编程] duotongdao-caiji

说明：多通道的数据采集系统，编程规范，值得大家学习labview编程，能运行-Multi-channel data acquisition system, programming specifications, worth learning labview programming, can run
<liushoubao> 在 2024-11-18 上传 | 大小：3.03mb | 下载：0

[VHDL编程] FIFO

说明：FIFO先进先出控制，调Quartus内核-FIFO IPcore
<Filter> 在 2024-11-18 上传 | 大小：3.03mb | 下载：0

[VHDL编程] ifft

说明：基于ise软件的ifft编程,包括tb测试文件-the ifft programming of base on ISE software，include tb test file
<宏伟> 在 2024-11-18 上传 | 大小：3.03mb | 下载：0

[VHDL编程] System-Verilog-and-HDL-skills

说明：这个教程讲了如何用SystemVerilog写一个CPU，这个教程是和视频专辑http://i.youku.com/u/UMTExNzExOTgw/videos一起使用的，而且里面讲了一些FPGA的逻辑设计技巧-This tutorial about how to use SystemVerilog write a CPU, this tutorial is used in conjunction with, and the video
<易瑜> 在 2024-11-18 上传 | 大小：3.04mb | 下载：1

[VHDL编程] lcd

说明：FPGA对液晶屏写控制字，并在液晶屏上显示一个字符串This is a test -FPGA control word written on the LCD screen, and displayed on the LCD screen a string This is a test
<mingzhanghui> 在 2024-11-18 上传 | 大小：3.03mb | 下载：0

[VHDL编程] lcd

说明：FPGA对液晶屏写控制字，并在液晶屏上显示一个字符串This is a test -FPGA control word written on the LCD screen, and displayed on the LCD screen a string This is a test
<mingzhanghui> 在 2024-11-18 上传 | 大小：3.03mb | 下载：0

[VHDL编程] fm(912)

说明：利用altera的FPGA，采用DDS原理实现FM调试，调试系数可改变，并通过DA变换输出，仿真以及下板测试成功-The use altera FPGA, using the DDS principle to achieve FM debugging, debugging coefficient can be changed through DA conversion output, simulation, and the lower
<luomeigang> 在 2024-11-18 上传 | 大小：3.04mb | 下载：0

[VHDL编程] ad_rx_module

说明：基于verilog的串口通信接收部分代码，欢迎下载交流！-Receiving part of the code verilog based serial communication, welcome to download the exchange!
<李嘉琪> 在 2024-11-18 上传 | 大小：3.03mb | 下载：0

[VHDL编程] PLL

说明：采用Verilog语言，使用IP核的PLL，产生3种不同频率的输出，已测试验证通过-Using Verilog language, the use of IP cores PLL, produces three kinds of output at different frequencies, it has been verified by test
<杨增健> 在 2024-11-18 上传 | 大小：3.03mb | 下载：0

[VHDL编程] DATA_Interleaver

说明：这是交织的实现源码 可用于具体的工程实践(This is the interwoven implementation source code that can be used in specific engineering practices)
<名地方> 在 2024-11-18 上传 | 大小：3.03mb | 下载：0