[VHDL编程] sdram_pci

说明：基于SDRAM的PCI采集程序，PCI9054控制器+SDRAM控制器Verilog源代码，，已经SignalTap调试通过。-SDRAM PCI-based acquisition program, PCI9054 Controller+ SDRAM controller Verilog source code, has SignalTap through debugging.
<wangbo> 在 2024-10-14 上传 | 大小：3166208 | 下载：0

[VHDL编程] LCD_CLOCK

说明：用1602液晶显示的数字电子钟，并且可以用按键开关调整时间，日期，星期。-1602 LCD display with digital electronic clock, and the key switch can be used to adjust the time, date, week.
<周航> 在 2024-10-14 上传 | 大小：3165184 | 下载：0

[VHDL编程] yanjiusheng

说明：Optical communication
<renlf7886> 在 2024-10-14 上传 | 大小：3168256 | 下载：0

[VHDL编程] C51

说明：mc8051在xilinx nexys3上的移植，包括ROM和RAM-mc8051 xilinx nexys3
<汪伟> 在 2024-10-14 上传 | 大小：3167232 | 下载：0

[VHDL编程] DS18B20

说明：本源码用verilog实现对DS18b20温度传感器的时序控制，使DS18b20能正常工作，获得温度数据-The source verilog of DS18b20 temperature sensor timing control, so DS18b20 can work to obtain temperature data
<GQ> 在 2024-10-14 上传 | 大小：3165184 | 下载：0

[VHDL编程] led_water

说明：流水灯，Verilog编写，可用用，在quartus仿真过，也下载到FPGA开发板啦，可用。-Running water light, Verilog code, available to use, in the quartus simulation, also downloaded to the FPGA development board, is available.
<孟稳 > 在 2024-10-14 上传 | 大小：3166208 | 下载：0

[VHDL编程] P

说明：该工程实现了BDPSK调制器的设计，其中的主要模块有差分编码模块、分频模块、延时模块等。该工程在Quartus软件下运行。-The project implements the design of BDPSK modulator, the main module has a differential coding module, frequency module, time delay module etc.. The operatio
<zhaohong> 在 2024-10-14 上传 | 大小：3166208 | 下载：0

[VHDL编程] eetop.cn_dds

说明：基于verilog的DDS设计,内附代码,仿真环境等说明-the DDS design based on verilog
<王亮> 在 2024-10-14 上传 | 大小：3165184 | 下载：0

[VHDL编程] FPGA_verilog_uart-

说明：基于 FPGA器件设计实现UART的波特率产生器、UART发送器和接收器及其整合电路,，利用Veriolog-HDL语言对这三个功能模块进行描述并加以整合，通过ModelSim仿真，用串口调试程序进行验证，最终实现一个通用异步收发器的设计。-UART baudrate generator, transmitter and receiver and its integrated circuit are implemented by FPG
<孔春伟> 在 2024-10-14 上传 | 大小：3165184 | 下载：1

[VHDL编程] Vivado--设计流程指导手册-(含安装流程与仿真)

说明：vivado设计流程指导文件，里面包含有软件安装流程以及仿真流程(Vivado design flow guidance document, which contains software installation process and simulation process)
<bikey > 在 2024-10-14 上传 | 大小：3169280 | 下载：0

[VHDL编程] pulse

说明：这是一个方波程序，在quartus平台编写，可以通过设置参数生成方波信号。(This is a square wave program, written in the quartus platform, you can generate square wave signals by setting parameters.)
<wangshuo9242 > 在 2024-10-14 上传 | 大小：3165184 | 下载：0

[VHDL编程] counter

说明：基于fpga的倒计时器。 可实现6位数的倒计时，通过按键设置初始值，倒计时结束提醒等功能(An inverted timer based on FPGA)
<奈歌> 在 2024-10-14 上传 | 大小：3165184 | 下载：0