[VHDL编程] Verilog_Development_Board_Sources

说明：朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟-friends, I Jawen. previously seen on the set of CPLD Develo
<Jawen> 在 2024-11-18 上传 | 大小：3.01mb | 下载：0

[VHDL编程] HDB3_coder

说明：实现了将64K低速NRZ码复接成2.048M高速HDB3码及其解复接过程，同时还用同步状态机剔除假同步和假失步的状态 -Achieved the 64K low-speed NRZ code 2.048M into high-speed multiplexing and demultiplexing HDB3 code then the process also removed using false synchronous state
<陈涛> 在 2024-11-18 上传 | 大小：3mb | 下载：0

[VHDL编程] 0750678666RapidPrototyping

说明：Rapid System Prototyping with FPGAs This book hones in on that rapid prototyping aspect of FPGA use, showing designers exactly how they can cut time off production cycles and save their companies money drained by costl
<朋友> 在 2024-11-18 上传 | 大小：3mb | 下载：0

[VHDL编程] counter_SEG7

说明：本程序是关于检测数码管与按键的verilog程序，在开发板上已运行成功-This program is about the detection of digital control with buttons verilog program has been running successfully in the development board
<king> 在 2024-11-18 上传 | 大小：3mb | 下载：0

[VHDL编程] FPGA_PinTes

说明：简单的FPGA测试程序，测试软件为Quartus 2. 同根生成方波来测试FPGA是否焊接牢靠，特别是当封装为BGA时。-Simple FPGA test procedures, test software to Quartus 2. The same root FPGA generates a square wave to test whether the welding solid, especially when the time
<KOK> 在 2024-11-18 上传 | 大小：3mb | 下载：0

[VHDL编程] NIOS_II_example_button_interrupts_s

说明：NIOS II example to implement push-button interrupts.
<jaime> 在 2024-11-18 上传 | 大小：3mb | 下载：0

[VHDL编程] FSM_Moore_2alwaysBlocks

说明：Finite State Machine of always block example for Altera FPGA chip
<pak pp> 在 2024-11-18 上传 | 大小：3mb | 下载：0

[VHDL编程] Verilog-HDL

说明：如果你还没有找到一个合适的学习HDL的信息,然后看看文件。可能帮你做得很好-If you have not found a suitable learning HDL information, then look at the document it. Might help you to do well
<苏华强> 在 2024-11-18 上传 | 大小：3mb | 下载：0

[VHDL编程] RISC-CPU

说明：用FPGA实现一个简易的CPU，采用精简指令集结构，每一条指令有16bit，高三位为指令操作数，后13位为地址，该CPU能实现8种指令操作，分别有HLT（空一个中期）ADD（相加操作）SKZ（为零跳过）AND（相与操作）XOR（异或操作）LDA（读数据）STO（写数据）JMP（无条件跳转指令）。cpu包括8个部件，分别为时钟发生器、指令寄存器、累加器、算术逻辑单元、数据控制器、状态控制器、程序计数器、地址多路器，各个部件之间的相互操作关
<vice> 在 2024-11-18 上传 | 大小：3mb | 下载：1

[VHDL编程] Slides-of-VHDL

说明：VHDL课件，包括Xilinx软件的入门使用，VHDL基本语法，状态机以及其他。-VHDL courseware, including entry using Xilinx software, VHDL basic grammar, state machines, and others.
<zhaoyue> 在 2024-11-18 上传 | 大小：3mb | 下载：0

[VHDL编程] 22_xiaodou

说明：基于FPGA功能实现按键消除抖动，xiaodou里面有已经好的程序，可直接下载使用(Key elimination jitter based on FPGA function implementation)
<ZXC1211267519 > 在 2024-11-18 上传 | 大小：3mb | 下载：0

[VHDL编程] vip_ex1

说明：特权FPGA开发板上的例程，PLL初始化配置和LED点灯(The routines on the privileged FPGA development board, the PLL initialization configuration and the LED light)
<Ienovo> 在 2024-11-18 上传 | 大小：3.01mb | 下载：0