资源列表
[VHDL编程] xilinx_labs.tar
说明:quick start EDK xilinx labs<lefteris> 在 2025-01-18 上传 | 大小:3.05mb | 下载:0
[VHDL编程] ethernet_tri_mode
说明:Its an verilog coded ether net tri mode project<apranav> 在 2025-01-18 上传 | 大小:3.05mb | 下载:0
[VHDL编程] verilog_EXAMPLE
说明:verilog编写的例程指导,包括入门教程和一些设计实例-verilog routines written guidance, including the Getting Started tutorials, and some design examples<小刘> 在 2025-01-18 上传 | 大小:3.05mb | 下载:0
[VHDL编程] 01d47c3acce2142620ee6758c98d5938
说明: //时钟是48Mhz,所以16*9600的分频数为312.5,这里取整-while(1) k++ if (k==100) k=0 next<林天> 在 2025-01-18 上传 | 大小:3.05mb | 下载:0
[VHDL编程] DIRECT-DIGITAL-SYSTHESIZER
说明:Direct digital systhezier on FPGA WRITTEN WITH VERILOG<Colleen> 在 2025-01-18 上传 | 大小:3.05mb | 下载:0
[VHDL编程] led
说明:fpga的一个流水灯程序,芯片信号是ep4ce6f17c8n(A flow light program for FPGA.)<Y_pricipal> 在 2025-01-18 上传 | 大小:3.05mb | 下载:0