资源列表

« 1 2 ... .38 .39 .40 .41 .42 3743.44 .45 .46 .47 .48 ... 4311 »

[VHDL编程FPGA数字钟

说明:FPGA数字钟
<Rui_2012> 在 2012-02-15 上传 | 大小:2579997 | 下载:0

[VHDL编程ddc_FPGA

说明:简要介绍了数字下变频的设计,通过采用xilinx的ise软件,ipcore的调用实现-Briefly introduced the design of digital down conversion, through the use of ise the xilinx software, ipcore call the realization of
<望天> 在 2024-10-16 上传 | 大小:2578432 | 下载:0

[VHDL编程counter

说明:用Verilog HDL语言实现FPGA的频率等精度测量。(已经过验证)-Using Verilog HDL language, such as FPGA frequency measurement accuracy. (Has already been verified)
<double> 在 2024-10-16 上传 | 大小:2582528 | 下载:0

[VHDL编程CPU

说明:CPU的构造,采用veril语言 对计算机专业同学有用-CPU
<姚琪儿> 在 2024-10-16 上传 | 大小:2584576 | 下载:0

[VHDL编程FPGA-digital-clock-design

说明:运用顶层设计思路设计好各个底层文件(VHDL代码),对各个底层文件进行功能仿真;采用原理图或者文本方法来实现顶层文件的设计,对顶层文件进行功能真仿真。在顶层文件功能仿真正确之后,把顶层文件下载到实验箱的FPGA里边去,验证电路功能是否正确。具体时间用6位数码管来显示,具有整点报时功能. -Designed various underlying file using top level design (VHDL code), on f
<方可> 在 2024-10-16 上传 | 大小:2580480 | 下载:0

[VHDL编程Static-PLL

说明:基于Actel开发平台的静态锁相环设计,verilog实现-Actel development platform based on the static PLL design, verilog realized
<林鸿海> 在 2024-10-16 上传 | 大小:2579456 | 下载:0

[VHDL编程FPGA13_SDRAM

说明:基于FPGA Verilog SDRAM 单字通讯-Based on the FPGA Verilog SDRAM words communication
<宋贵来> 在 2024-10-16 上传 | 大小:2577408 | 下载:0

[VHDL编程ex16

说明:基于fpga的在彩屏上显示字母的程序,已包含彩屏的驱动。-word show
<罗望> 在 2024-10-16 上传 | 大小:2578432 | 下载:0

[VHDL编程8-bit-CPU

说明:This is a simple 8-bit CPU verilog source code,which includes user s guide.
<Yan Tian> 在 2024-10-16 上传 | 大小:2576384 | 下载:0

[VHDL编程4bit-microprocessor

说明:This file is 4bit microprocessor that included a variety of modules like ALU,Progrem Counter and ACC etc It is to calculate 4bit binary Topblock is top level module.
<chakyuseok> 在 2024-10-16 上传 | 大小:2578432 | 下载:0

[VHDL编程ISCAS`89基准电路下载(包括Verilog和VHDL格式)

说明:SCAS `89 基准电路下载,包括Verilog和VHDL格式。verilog格式30个文件:包括S1238、S13207等;(SCAS `89 benchmark circuit downloads, including Verilog and VHDL formats. Verilog format 30 files: including S1238, S13207 and so on;)
<tttii > 在 2024-10-16 上传 | 大小:2580480 | 下载:0

[VHDL编程led

说明:流水灯实验,实现四位流水灯功能 本次的设计主要是一个简单流水灯驱动程序,要求流水灯模式 如下:(1)复位时,灯全部熄灭。(2)复位按键放开时,首先点亮 第一个灯,然后第一个 灯熄灭,同时点亮第二个灯;接着,第二个 灯熄灭,同时点亮第三个灯;再然后,第三个灯熄灭,同时点亮第四 个灯;最后,第四个灯熄灭,同时点亮第一个灯;如此循环往复,实 现流水。(Running water lamp experiment to realize
<小猪仔521> 在 2024-10-16 上传 | 大小:2577408 | 下载:0
« 1 2 ... .38 .39 .40 .41 .42 3743.44 .45 .46 .47 .48 ... 4311 »

源码中国 www.ymcn.org