[VHDL编程] fpga_designing_lvds_communication

说明： 开发 fpga LVDS的通信文档,pdf格式。应该对你的设计有帮助-fpga design lvds，pdf format, you can study thids
<max> 在 2024-11-19 上传 | 大小：257kb | 下载：0

[VHDL编程] WaveformGenerator

说明：安徽省首届大学生电子设计竞赛，用VHDL编写的程序任意波形产生器-Anhui first Undergraduate Electronic Design Contest, using VHDL procedures for the preparation of Arbitrary Waveform Generator
<顾康> 在 2024-11-19 上传 | 大小：3.71mb | 下载：0

[VHDL编程] SDR_SDRAM_vhd

说明：SDR SDRAM的VHDL描述，比较详细，还有数据手册-SDR SDRAM the VHDL descr iption, more detailed, have data sheet
<顾康> 在 2024-11-19 上传 | 大小：701kb | 下载：0

[VHDL编程] DE2_SD_Card_Audio

说明：DE2上SD卡的读写代码，应用环境quartus -DE2 on SD card to read and write code
<向亚飞> 在 2024-11-19 上传 | 大小：12.22mb | 下载：0

[VHDL编程] vhdl_example

说明：几个用VHDL语言编程实现的电子设计，有详细的原理介绍和源程序-VHDL language programming with some of the implementation of electronic design, has a detailed introduction of the principle and source
<chenbo> 在 2024-11-19 上传 | 大小：236kb | 下载：0

[VHDL编程] FADDER_2

说明：32位全加器 在querters II 下面运行成功 仿真 验证均已成功-32-bit full adder at querters II following the success of simulation runs have been successful
<tangkai> 在 2024-11-19 上传 | 大小：6kb | 下载：0

[VHDL编程] FIFO_8_8

说明：FIFO先进先出队列，一种缓存、或一种管道、设备、接口（Verilog HDL程序,内附说明）-FIFO FIFO queue, a cache, or a pipeline, equipment, Interface (Verilog HDL program, containing a note)
<镜子> 在 2024-11-19 上传 | 大小：5kb | 下载：0

[VHDL编程] FPGA_radar

说明：优秀硕士论文，基于FPGA的雷达信号模拟器设计，对学FPGA的，特别是学雷达的同学有很好的参考价值-Outstanding master s thesis, based on radar signal simulator FPGA design, FPGA-on study, in particular the study of radar has a good reference Student Value
<zhang> 在 2024-11-19 上传 | 大小：732kb | 下载：1

[VHDL编程] erfenpin

说明：二分频的实现 二分频的作用是将测相范围由0°~180°扩大到0°~360°。-Two sub-band implementation of the two is the role of sub-frequency measurement phase will range from 0 ° ~ 180 ° extended to 0 ° ~ 360 °.
<hellen> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] song

说明：软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 梁祝乐曲演奏电路-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Butterfly music concert circuit
<许毅民> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 多功能数字钟-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Multi-function digital clock
<许毅民> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] sell

说明：软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 自动售饮机 电话计费器程序-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Drink vending machine telephone billing program
<许毅民> 在 2024-11-19 上传 | 大小：1kb | 下载：0