[VHDL编程] Modelsim

说明：一个做FPGA时经常使用到的一个软件的介绍。-An FPGA to do often use to introduce a software.
<杨宁> 在 2024-11-20 上传 | 大小：2.48mb | 下载：0

[VHDL编程] Y312448

说明：基于VHDL的SDH专用芯片的TOP-DOWN设计， 内有全套源码以及图片，内容详尽，绝对真实可靠！-VHDL based on the SDH ASIC Design TOP-DOWN, which has a full set of source code, as well as pictures, and detailed, reliable and absolutely true!
<殷彦伟> 在 2024-11-20 上传 | 大小：2.49mb | 下载：0

[VHDL编程] 4

说明：QUARTUS 的配置及调试 flv的 -Quartus flv configuration and commissioning of the
<ljc> 在 2024-11-20 上传 | 大小：2.48mb | 下载：0

[VHDL编程] system

说明：基于vhdl的简易数字频率计设计，已经经过调试，可直接使用-Vhdl based on a simple digital frequency meter design, have been debugging, can be directly used
<郭帅> 在 2024-11-20 上传 | 大小：2.48mb | 下载：0

[VHDL编程] example

说明：FPGA大量实例,仅供参考,适合新手学习-FPGA a large number of examples for reference only, suitable for novices to learn
<Sem> 在 2024-11-20 上传 | 大小：2.48mb | 下载：0

[VHDL编程] 1

说明：NUC1xx Preliminary 系列CPU文档 -NUC1xx Preliminary
<何斌> 在 2024-11-20 上传 | 大小：2.48mb | 下载：0

[VHDL编程] papers_and-c_code_turbo_by_triangle

说明：几篇介绍TURBO码的经典文章，特别适合于turbo研究者，另外还上传了BCJR的c代码实现过程-TURBO code introduced several classic articles, particularly suitable for turbo researchers also uploaded BCJR c code implementation process
<triangel > 在 2024-11-20 上传 | 大小：2.48mb | 下载：0

[VHDL编程] papers_and-c_code_turbo_by_triangle

说明：turbo 码的经典文章 ，对于初学者十分有用，另外还包含了BCJR的C语言实现-turbo codes classic article, very useful for beginners, also includes the C language BCJR
<triangel > 在 2024-11-20 上传 | 大小：2.48mb | 下载：0

[VHDL编程] yuanlitu

说明：很好很全的EP2C35学习板原理图，值得大家-principle diagram of EP2C35 learning board
<蔡历鑫> 在 2024-11-20 上传 | 大小：2.48mb | 下载：0

[VHDL编程] d_latch

说明：使用VHDL编写的D触发器的简单程序，实现其功能-Simple and practical program written in VHDL D flip-flop
<周杨鹏> 在 2024-11-20 上传 | 大小：2.48mb | 下载：0

[VHDL编程] sin_generate

说明：FPGA的正弦函数发生器文件，实测，可用。-Sine function generator file, FPGA test, available.
<张平安> 在 2024-11-20 上传 | 大小：2.48mb | 下载：0

[VHDL编程] PC-CFR

说明：采用matlab simulink编写的消峰参考设计，可以直接生成verilog代码。消峰主要用于降低无线信号的峰均比，提高功放效率。-Clipping prepared using matlab simulink reference design, you can generate verilog code directly. Consumers peak mainly used to reduce radio signal PAR,
<> 在 2024-11-20 上传 | 大小：2.49mb | 下载：5