[VHDL编程] Verilog_HDL_tutorial

说明：VHDL语言开发的学习书籍教程，非常全面，学习电路设计必备！-VHDL language learning books tutorial, very comprehensive, learning circuit design required!
<胡玉龙> 在 2024-10-16 上传 | 大小：2544640 | 下载：0

[VHDL编程] zhuti3

说明：美国xilinux公司2009年的培训教程，该部分为第三部分-U.S. xilinux company training course in 2009, that part of the third part of the
<gupingping> 在 2024-10-16 上传 | 大小：2538496 | 下载：0

[VHDL编程] 4bit_addersub_ovf

说明：4 bit Adder and subrtacter fully functioning.
<Syed Abdullah Shah> 在 2024-10-16 上传 | 大小：2545664 | 下载：0

[VHDL编程] DE2

说明：竞赛内部资料，DE2为开发平台，对DE2的介绍十分详细-Competition within the data, DE2 platform for the development of very detailed descr iption DE2
<leitian> 在 2024-10-16 上传 | 大小：2540544 | 下载：0

[VHDL编程] zuixiangxide_NIOS_kaifajiaocheng

说明：来自于NIOSII的那些事，该书详细地介绍了NIOSS的使用过程，非常适合初学者。-From the NIOSII those things, the book are detailed in this paper NIOSS use process, very suitable for beginners.
<张凯> 在 2024-10-16 上传 | 大小：2542592 | 下载：0

[VHDL编程] jk

说明：接口与通讯的课件，内容详实，适合初学者，广东工业大学的-about Interface and communication，this is a series of PPT
<nannan> 在 2024-10-16 上传 | 大小：2539520 | 下载：0

[VHDL编程] DATA_Pilot_Insert

说明：使用ISE开发环境实现802.11a物理层OFDM系统中插入导频的模块-802.11a physical layer OFDM system by inserting pilot module using ISE development environment to achieve
<余冰雁> 在 2024-10-16 上传 | 大小：2540544 | 下载：0

[VHDL编程] sys_rst

说明：一个pll和系统复位系统,通用的都可以用-A PLL and system reset, general can be used
<廊桥拾梦> 在 2024-10-16 上传 | 大小：2541568 | 下载：0

[VHDL编程] EDA-experimental-guide-book

说明：利用QUARTUS II 8.1软件进行简单的EDA设计。该实验指导书原理阐述清楚，内容详尽，实验过程描述清楚，每一个实验步骤都有具体的截图。该实验指导书包括四个基本实验：实验1 QUARTUS II 8.1软件的使用；实验2 图形法设计24进制计数器；实验3 60进制计数器；实验4 简易数字钟。-Use QUARTUS II 8.1 software for simple EDA design. The experiment inst
<xiaoyezi> 在 2024-10-16 上传 | 大小：2539520 | 下载：0

[VHDL编程] CPU_z

说明：上计算机组成原理课时，老师提供给我们的简单8位CPU。-On computer organization class, the teacher give us a simple 8 CPU.
<NIU> 在 2024-10-16 上传 | 大小：2538496 | 下载：0

[VHDL编程] FPGAVGAcode

说明：本压缩包含了3个关于VGA显示的程序，都是用Verilog编写的，经过程序编译验证，确定可行。-This archive contains three procedures on the VGA display, are using Verilog, after verification program is compiled to identify viable.
<车龙> 在 2024-10-16 上传 | 大小：2537472 | 下载：0

[VHDL编程] simple_CPU_VHDL

说明：简单的CPU的VHDL设计 vhdl代码和cpu设计过程--Simple CPU design of the VHDL code and VHDL design process cpu
<woshi> 在 2024-10-16 上传 | 大小：2538496 | 下载：0