[VHDL编程] hssdrc.tar

说明：高速SDRAM控制器，并提供仿真测试程序和较详细的文档。-High-speed SDRAM controller, and provide simulation testing procedures and more detailed documents.
<yuhl> 在 2025-02-24 上传 | 大小：415kb | 下载：0

[VHDL编程] lcd_verilog

说明：利用verilogＨＤＬ语言实现ＬＣＤ的驱动编程-Use of language implementation verilogHDL drive LCD programming
<backoff> 在 2025-02-24 上传 | 大小：415kb | 下载：0

[VHDL编程] hssdrc_latest.tar

说明：HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline. HSSDRC IP core and IP core testbench has been written on SystemVerilog and has been tested in M
<Arun> 在 2025-02-24 上传 | 大小：415kb | 下载：0

[VHDL编程] RXER_PICO

说明：The program is used to establish communication with the pc through serial port. It utilses the inbuilt micro controller called as picoblaze for the processing for implementation on spartan 3E
<asit> 在 2025-02-24 上传 | 大小：415kb | 下载：0

[VHDL编程] div

说明：近期的一些VHDL语言练习实例，包括一些简单的逻辑电路设计，运行大部分成功，可能还有一些小问题，希望各位同仁指点改正。-Some recent examples of VHDL language exercises, including some simple logic circuit design, running most of the successful, there may be some small problems, h
<孔凯敏> 在 2025-02-24 上传 | 大小：415kb | 下载：0

[VHDL编程] FrequencyMeasureV1.0

说明：Verilog写的相检宽带测频的IP及文档。-Verilog of frequency measurement
<潘阳> 在 2025-02-24 上传 | 大小：415kb | 下载：0

[VHDL编程] CAR

说明：基于FPGA的模拟信号灯控制，可实现交通灯的效果-FPGA analog signal control, the effect can be achieved based on the traffic lights
<> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] invaders_multi_rel0001

说明：XILINX FPGA 游戏实例，包括键盘控制，学习FPGA的好材料-XILINX FPGA game examples, including keyboard control, FPGA good learning materials
<jonson> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] T01_UART_CORE

说明：Verilog 实现的 UART串口读写控制核 参数化校验、时钟设置，完整工程（xilinx），包括文档、源码等。供学习参考，希望大家上传自己代码，共同提高，*小日本。-Verilog implementation of the UART serial port to read and write control nuclear parametric check, clock setting, complete project (Xi
<FEIFEI> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] lcd1602

说明：1602 LCD 的 verilog 语言控制显示程序，好用，适合入门-lcd 1602 verilog
<lxn> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] acounter

说明：利用VHDL语言设计的等精度数字频率计，有各个模块的详细设计语言，已调试成功。-The use of VHDL language design digital frequency meter, a detailed design language of each module has been successful debugging.
<shi> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] shuzizhong

说明：基于basys2的简易数字钟，包含校时功能-A simple digital clock base on basys2 board, including timing function.
<黄绾力> 在 2025-02-24 上传 | 大小：414kb | 下载：0