[VHDL编程] 4psk

说明：π/4QPSK调制解调，基于Verilog HDL语言设计-π/4QPSK module and demodule VERILOG hdL
<cailiangwei> 在 2025-02-24 上传 | 大小：1.89mb | 下载：0

[VHDL编程] vhdl

说明：利用一个简单的三八译码器来讲述VHDL设计， 熟悉VHDL开发环境-this is a example that is used to introduce the VHDL lauguage ,and you will be asmiliar the envrionment
<史杨鹏> 在 2025-02-24 上传 | 大小：273kb | 下载：0

[VHDL编程] ASK

说明：利用VHDL搭建通信系统（2进制调幅键控） 你可以熟悉学习通信系统-this is the code that is used for comunication about ASK
<史杨鹏> 在 2025-02-24 上传 | 大小：313kb | 下载：0

[VHDL编程] DDS-frequency-synthesizer

说明：本文主要讨论了Verilog语言的基于DDS的波形发生器的设计。从设计要求入手，本文给出了DDS的详细设计过程，包括各个模块的设计思想，电路图，Verilog语言程序代码。其大致思想为通过频率控制字和相位控制字去控制正弦函数的ROM存储表的地址并对应着得到其幅度值，最终达到输出需要波形的目的。-This paper mainly discusses the design of the Verilog language, the DDS-
<任健铭> 在 2025-02-24 上传 | 大小：795kb | 下载：0

[VHDL编程] one_hot

说明：用Veriloghdl编写的one_hot独热码状态机程序和测试程序。-The one_hot code state machine program and test programs written with VerilogHDL
<juzi> 在 2025-02-24 上传 | 大小：19kb | 下载：0

[VHDL编程] autoseller

说明：用VerilogDHL编写的自动售货机程序以及其测试程序。功能：自动售出价值一元五角的饮料。输入：一元或五角硬币，输出：饮料或者找零。-Vending machine program and its test procedures writteen with VerilogDHL。 Function： Sell drinks which counts 1.5 yuan automaticlly. Input: 1 yua
<juzi> 在 2025-02-24 上传 | 大小：19kb | 下载：0

[VHDL编程] verilog-state-machine

说明：使用VerilogHDL语言的小教程。 用三段式方法编写状态机。 有清晰详细的注释。-A small tutorial teaching how to write the state machine using three-step method in VerilogHDL language. There are clear and detailed notes in the tutorial.
<juzi> 在 2025-02-24 上传 | 大小：328kb | 下载：0

[VHDL编程] Perfect-VHDL

说明：1 步进电机定位控制系统VHDL程序与仿真 2 采用等精度测频原理的频率计程序与仿真 3 URAT VHDL程序与仿真 4 自动售货机VHDL程序与仿真 5 电子琴程序设计与仿真 6 出租车计价器VHDL程序与仿真 7 DAC0832 接口电路程序 8 FSK调制与解调VHDL程序及仿真 -1stepper motor positioning control system for VHDL procedu
<liu> 在 2025-02-24 上传 | 大小：1.25mb | 下载：0

[VHDL编程] EDA

说明：关于万年历、音乐播放器、数字密码锁的VHDL编程-the file is about the clock,music player and the digital locker
<何山峰> 在 2025-02-24 上传 | 大小：14.82mb | 下载：0

[VHDL编程] watch_sc4

说明：用VHDL语言设计一个简易秒表，开发工具是xilinx，有重置功能-design a second-counting watch with Language VHDL and platform xilinx
<张文莲> 在 2025-02-24 上传 | 大小：244kb | 下载：0

[VHDL编程] cic.verilog

说明：3阶的32倍抽取cic滤波器verilog代码-Level 3, 32 times the extraction of cic filter verilog code
<> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] qiangdaqi11

说明：用VHDL语言设计一个抢答器系统，能反映抢答者的抢答并作出回应，xilinx平台-design a answer competition system with language VHDL and platform Xilinx
<张文莲> 在 2025-02-24 上传 | 大小：505kb | 下载：0