[VHDL编程] USB 1.1 IP-CORE和设计范例 VHDL源代码

说明：USB 1.1 IP-CORE和设计范例 VHDL源代码-Sample program for USB1.1 IP core design, VHDL source code
<ken> 在 2025-02-24 上传 | 大小：416kb | 下载：0

[VHDL编程] shuzizhong

说明：设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告-The design of a can be hours, minutes, seconds time of
<盼盼> 在 2025-02-24 上传 | 大小：416kb | 下载：0

[VHDL编程] Lab_Picoblaze

说明：This a laboratory of picoblaze-This is a laboratory of picoblaze
<wahyan> 在 2025-02-24 上传 | 大小：416kb | 下载：0

[VHDL编程] lcm0

说明：入门，verilog语言，实现字符型液晶1602的显示，及按键控制-verilog
<方龙> 在 2025-02-24 上传 | 大小：416kb | 下载：0

[VHDL编程] usb

说明：contains important information about usb
<usbfpga> 在 2025-02-24 上传 | 大小：416kb | 下载：0

[VHDL编程] 61EDA_D888

说明：基于Verilog HDL出租车计费系统的研制-Based on Verilog HDL Taxi Accounting System
<panda chen> 在 2025-02-24 上传 | 大小：416kb | 下载：0

[VHDL编程] qiduanshumaguandongtaixianshi0000-9999

说明：七段数码管动态显示 采用vhdl语言设计 编译 已通过-Seven-Segment LED dynamic display design using vhdl language compiler has passed
<王冠> 在 2025-02-24 上传 | 大小：416kb | 下载：0

[VHDL编程] hardh264

说明：H.264的VHDL描述，可直接在FPGA上仿真运行，也可供学习用-VHDL descr iption of H.264. It can be run on FPGA, and also can be used for study
<卢刚> 在 2025-02-24 上传 | 大小：415kb | 下载：0

[VHDL编程] adder-8segmengt-display

说明：FPGA/CPLD开发，基于VHDL语言的加法器实现，并用数码管显示-FPGA/CPLD development, based on VHDL adder implementation, and use digital tube display
<刘志芳> 在 2025-02-24 上传 | 大小：415kb | 下载：0

[VHDL编程] The-use-of-under-the-EDK-chipscope

说明：EDK下chipscope的使用，可以实时监控设计中的信号变化-EDK under chipscope use of real-time monitoring can change the design of the signal
<yh> 在 2025-02-24 上传 | 大小：415kb | 下载：0

[VHDL编程] TrablholastPSD

说明：digital 24h clock on ise
<diegorezek > 在 2025-02-24 上传 | 大小：415kb | 下载：0

[VHDL编程] JTD SJ

说明：运用16位单片机所学的，LCD模块，小灯模块，定时器模块，串口通信模块。设计一个交通灯。(Using 16 bit MCU, LCD module, small lamp module, timer module, serial communication module. Design a traffic light.)
<穆徽月依> 在 2025-02-24 上传 | 大小：415kb | 下载：0