[VHDL编程] bhgfdti

说明：含有七人表决器，格雷码变换电路，英文字符显示电路，基本触发器（D和JK），74LS160计数器功能模块，步长可变的加减计数器-Containing seven people vote, and Gray code conversion circuit, the English characters display circuit, the basic flip-flop (D and JK), 74LS160 counter funct
<俞皓尹> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] car1

说明：基于FPGA控制的红外循迹小车，八个传感器，利用PWM进行控制转弯和前进后退，可以自启动-FPGA-based infrared tracking control car, eight sensors, using PWM to control turning and forward and back, you can self-starting
<shi jiaying> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] LCD_DISPLAY

说明：lcd显示的VHDL实验,包括quartus工程文件及modelsim仿真文件-lcd display VHDL experiments, including the quartus project file and modelsim simulation file
<binbin> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] da

说明：用FPGA实现DA功能，同时控制液晶显示波形。-FPGA Implementation with DA function, while controlling liquid crystal display waveforms.
<吴> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] VGA_C

说明：VGA Test Screen in VHDL language
<Cesar> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] CPLD-CHABU

说明：基于cpld 平台，VHDL语言编写，四轴两插补控制程序。包括单轴运动、两轴插补程序、CPLD与ARM通信程序。经过工程实践应用。-Based on the CPLD platform, VHDL language, four two axis interpolation control program. Including the single axis motion, two axis interpolation procedure
<panshenghu> 在 2025-02-24 上传 | 大小：413kb | 下载：0

[VHDL编程] dmf_vhdl

说明：digital Matched Filter design - including the clock synchronization of the design and its implementation-digital Matched Filter design - including the clock synchronization of the design and its implementation..
<kalyan> 在 2025-02-24 上传 | 大小：413kb | 下载：0

[VHDL编程] clock-for-nios

说明：基于niosⅡ的数字钟设计，适用于多种FPGA的开发板，修改管脚可移植。-NiosⅡ digital clock design is based on, for a variety of FPGA development board, modify pin portable.
<李悦> 在 2025-02-24 上传 | 大小：413kb | 下载：0

[VHDL编程] voter7

说明：七位表决器，在QuartusII 13.0中，使用原理图输入，分模块设计，并带有仿真波形-Seven input voters,Designed in QuartusII 13.0,using schematic input design, Three module design, and simulation waveform
<李亚文> 在 2025-02-24 上传 | 大小：413kb | 下载：0

[VHDL编程] diviseurFrquence50MhzTo1hz

说明：this file about frequency divider 50 MHz to 1 Hz used in 7-segment display
<gps> 在 2025-02-24 上传 | 大小：413kb | 下载：0

[VHDL编程] Intro-VHDL-2

说明：intro VHDL 2 , electronic enginering
<Volta> 在 2025-02-24 上传 | 大小：413kb | 下载：0

[VHDL编程] 第2章_Quartus_II_使用方法

说明：I hope the PDF file I shared is very useful for your work. Thanks
<tommy001 > 在 2025-02-24 上传 | 大小：413kb | 下载：0