[VHDL编程] 07401200310

说明：VHDL原程序包括译码器，半加器，全加器-VHDL program, including the original decoder, the half adder, full adder
<过客> 在 2025-02-24 上传 | 大小：342kb | 下载：0

[VHDL编程] 60

说明：模为24进制计数器的VHDL语言代码，开发环境可以是Quartus 2软件-24 binary counter module VHDL language code, development environment, Quartus 2 software can be
<郭盼鹏> 在 2025-02-24 上传 | 大小：132kb | 下载：1

[VHDL编程] fir_PGA

说明：一种基于verilog的fir滤波源码，并带matlab仿真源程序。-Based on the fir filter verilog source code and source code with matlab simulation.
<对称> 在 2025-02-24 上传 | 大小：23kb | 下载：0

[VHDL编程] EDK8.2

说明：EDK8.2实验教程，里面有几个EDK8.2的仿真例子，适合EDK的初学者。-EDK8.2 Experimental Course, which has several EDK8.2 simulation example, EDK for beginners.
<李娟> 在 2025-02-24 上传 | 大小：604kb | 下载：0

[VHDL编程] ps2_key

说明：使用Verilog完成的电脑键盘PS2协议的驱动。代码中标注了较详细的注释。-Done using the Verilog PS2 keyboard protocol driver. Code marked more detailed comments.
<yinxiong> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] adder_16

说明：实现16位加法器功能，使用Verilog语言编程，使用的是数据流形式
<张卫华> 在 2025-02-24 上传 | 大小：23kb | 下载：0

[VHDL编程] led_run

说明：verilog实例1，简单的代 码-verilog example
<junjie> 在 2025-02-24 上传 | 大小：40kb | 下载：0

[VHDL编程] ps2_lcd

说明：ps/2——lcd verilog 实验-ps/2--lcd verilog test
<junjie> 在 2025-02-24 上传 | 大小：87kb | 下载：0

[VHDL编程] Amp-diagrams_pack

说明：Diagram and how-to-make instructions pack of 6 diferent Amplifiers
<bobica257> 在 2025-02-24 上传 | 大小：167kb | 下载：0

[VHDL编程] Manchester

说明：manchester coding verilog
<Jacknapes> 在 2025-02-24 上传 | 大小：9kb | 下载：0

[VHDL编程] UART

说明：UART receiver transmitter verlog code
<Jacknapes> 在 2025-02-24 上传 | 大小：15kb | 下载：0

[VHDL编程] sumador_divisor

说明：suma dos señ ales y las divide entre 2
<ashhh> 在 2025-02-24 上传 | 大小：1kb | 下载：0