[VHDL编程] DE2_CCD_gray

说明：运用mt9m111cmos图像传感器和DE2开发板采集和显示图像的verilog程序。
<well1004> 在 2011-05-03 上传 | 大小：315.87kb | 下载：0

[VHDL编程] scrambler

说明：通信系统中的加扰与解扰程序，用verilog语言实现，有波形文件可以直接查看功能-Communication Systems scrambling and descrambling process, with Verilog language, has waveform files can be directly read features
<桃子> 在 2025-03-04 上传 | 大小：316kb | 下载：0

[VHDL编程] 62256

说明：EPM1270和ram62256的verilog接口程序，用QuartusII编译
<汉武帝> 在 2025-03-04 上传 | 大小：316kb | 下载：0

[VHDL编程] datacont

说明：使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0—99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求-The use of hardware descr iption language design vriloge digital frequency meter, and its high-frequency measurement for accurate, range 0-
<王思> 在 2025-03-04 上传 | 大小：316kb | 下载：0

[VHDL编程] coswave

说明：主要是通过Altera公司的Cuclone系列的FPGA-EP1C3T144C8产生余弦波的源代码 基于LPM-ROM余弦波一周期含有256个10位数据；-Mainly through Altera s Cuclone series of FPGA-EP1C3T144C8 cosine wave generated source code based on the LPM-ROM cosine wave of one cycle con
<江俊> 在 2025-03-04 上传 | 大小：316kb | 下载：0

[VHDL编程] fudianshuyunsuan

说明：介绍一组浮点数的运算代码，包括加减乘除运算的VHDL代码实现-Introduced a set of floating-point code of the operation, including addition and subtraction multiplication and division operations to achieve the VHDL code
<jiachen> 在 2025-03-04 上传 | 大小：316kb | 下载：0

[VHDL编程] SDRAM_CTR

说明：vhdl语言编写的fpga控制sdram的程序，包括仿真结果.-program of vhdl to control sdram in which includes the simulating results
<lmy> 在 2025-03-04 上传 | 大小：316kb | 下载：0

[VHDL编程] 16bit_mult

说明：16位的无符号数乘法器，自己写的，经得起验证，注释很详细-16-bit unsigned multiplier, its own written
<郭富民> 在 2025-03-04 上传 | 大小：316kb | 下载：0

[VHDL编程] jtagverilo

说明：Controller Area Network or CAN is a control network protocol from Bosch that has found wide use in Industrial Automation and the Automotive Industry. Most of the patents of CAN are owned by Bosch and although th
<nikkum> 在 2025-03-04 上传 | 大小：316kb | 下载：0

[VHDL编程] sp6ex2

说明：PWM蜂鸣器驱动实例，产生频率为25Hz，占空比为50 的蜂鸣器发声信号；同时详细介绍USB下载线的连接与驱动安装，进行板级的代码在线调试和固化-PWM buzzer driver instance, the frequency of 25Hz, duty cycle of 50 of the buzzer sound signal at the same time the USB download line connection
<chi> 在 2025-03-04 上传 | 大小：315kb | 下载：0

[VHDL编程] [Source code] 32bit_ALU_code_verilog

说明：32bit ALU project source code
<10bul > 在 2025-03-04 上传 | 大小：315kb | 下载：0

[VHDL编程] 01_led_test

说明：基于FPGA实现流水灯功能，LED等间隔亮起熄灭，(the use of digital FPGA design flow to achieve the runing water lights function)
<董进宇> 在 2025-03-04 上传 | 大小：315kb | 下载：0