[VHDL编程] crc

说明：CRC编程源程序，使用Verilog硬件编程语言进行编程-CRC program source code, Verilog hardware programming language used to program
<zhaoyf> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] fir

说明：FIR滤波器，使用Verilog硬件描述语言进行编程-FIR filter, using the Verilog hardware descr iption language programming
<zhaoyf> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] key

说明：cpld的按键数码管显示程序 用VHDL编程-cpld key digital display program
<杨文婧> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] decrypt_controll

说明：controller for fast_aes128. Sends start and load pulses at a lower clock than main_clk.
<safe_cpu> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] downsizer

说明：A FSM that extracts the 18 LSB out of a 128 bit vector and forwards it as a 18 bit vector.
<safe_cpu> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] freqdiv

说明：A frequenzzzy divider that divides the clock signal rate with a factor of 25.
<safe_cpu> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] IO_controll

说明：this a controller, mainly for the nexys2 board based around the spartan 3E fpga from xilinx. controlls various outputs and inputs.-this is a controller, mainly for the nexys2 board based around the spartan 3E fpga from x
<safe_cpu> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] stoppsignal

说明：A VHDL module that counts long pulses on the inport counting rising edges.
<safe_cpu> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] bei

说明：应用VHDL语言写的倍频器，通过对高频信号的分频得到较低频率信号的倍频-Applications written in VHDL multiplier, high-frequency signals through low frequency signal divided by the frequency
<胡佳> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_div

说明：deviseur de fréquence pour fpga
<thami> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：counter design in vhdl
<rukan> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] HDB3

说明：HDB3编码 利用VDHL语言编写 实现数字基带传输HDB3编码-HDB3 code
<kid> 在 2025-01-13 上传 | 大小：1kb | 下载：0