资源列表
[VHDL编程] jiaotongdeng
说明:简单的交通的源代码,用vhdl程序编写。简单易懂。适合初学者参考。-Simple traffic source code, vhdl programming. Straightforward. Reference for beginners.<成杰> 在 2025-01-13 上传 | 大小:1kb | 下载:0
[VHDL编程] addersubtractor
说明:adder subtractor...this source is example to build adder and subtractor code in verilog (.v)<taufiq.alif> 在 2025-01-13 上传 | 大小:1kb | 下载:0
[VHDL编程] multiplier
说明:this source code is one example to build multipler in verilog HDL.<taufiq.alif> 在 2025-01-13 上传 | 大小:1kb | 下载:0
[VHDL编程] A-Two-bits-Counter-Using-VHDL
说明:两位VHDL编译计数器的简单实现,并带有异步的复位功能。-A Brief Realization of Two-bits Counter, with an Asynchronous Reset Function<可啦思刻> 在 2025-01-13 上传 | 大小:1kb | 下载:0
[VHDL编程] timing_produce
说明:视频采集显示方面的液晶显示器的驱动程序,时序产生-Video capture aspects of LCD display driver, timing generator<杨军> 在 2025-01-13 上传 | 大小:1kb | 下载:0
[VHDL编程] lift-verilogHDL
说明:利用verilog语言实现一个简单的电梯控制,可借助最小系统开发板进行试验-control lift by using verilong HDL<吴国强> 在 2025-01-13 上传 | 大小:1kb | 下载:0
[VHDL编程] ASSIGNMENT6(B)_2010JTM2375
说明:How to connect a 9bit microprocessor to a 16bit memory device through a module.<SOURABH> 在 2025-01-13 上传 | 大小:1kb | 下载:0