[VHDL编程] ad7862

说明：4通道12位AD7862 VHDL控制程序-4-channel 12-bit AD7862 VHDL control program
<张勇亮> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] lab2

说明：使用chdl 实现音谱转换的小实验，可以作为音乐翻译的样子-Convert audio spectrum using chdl achieve a small experiment, translated as the way music
<无名> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] Add_4bits

说明：a code adding 4 bits
<smile> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] Add_Nbits

说明：a code adding N bits
<smile> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] Asynchronis_Bascule_D

说明：a synchronise bascule in Vhdl
<smile> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] Synchronis_Bascule_D

说明：a synchronise bascule in Vhdl
<smile> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-imitate-RS232

说明：FPGA仿RS232通讯接口，因FPGA一般无串口，故可设置用户I/O模仿串口功能-RS232 communication interface FPGA imitation, because usually no serial FPGA, it can set user I/O port features mimic
<> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] pcm_slv_top

说明：实现了verilog语言的pcm编码功能-verilog pcm module
<张只是> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] Serpar

说明：A serial to parallel converter is somewhat the reverse of the operation of parallel to serial converter. The data comes serially from the input port SERIN. The parallel data is output from DOUT port. Output port DRDY is
<riadh> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] QPSKmapping

说明：CODE OF QPSK:The mapping module used is QPSK type of modulation
<riadh> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] pwmgen

说明：very, very simple pwm generator in vhdl
<atm> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] dds32_1

说明：频率合成器实例模块设计。频率分辨率为32位DDS的VHDL程序-Frequency synthesizer module design example. 32-bit DDS frequency resolution of the VHDL program
<hucy> 在 2025-01-13 上传 | 大小：1kb | 下载：0