资源列表
[VHDL编程] digital_clock
说明:vivado 学习资料 数字时钟设计 新建工程后导入相关文件(source)(digital clock Vivado learning materials Digital clock design, new construction, import related documents (source))<kkoogqw > 在 2024-11-17 上传 | 大小:2kb | 下载:0
[VHDL编程] TMC module control
说明:控制两相步进电机在不同的位置开始相应的转动(control the rotation of the step motor at different position)<光头胡子男 > 在 2024-11-17 上传 | 大小:22kb | 下载:0
[VHDL编程] VHDL设计100例
说明:VHDL设计100例(VHDL source code of the 100 cases)<lovegiving > 在 2024-11-17 上传 | 大小:6.33mb | 下载:0
[VHDL编程] AD9777
说明:基于FPGA平台设计的AD9777芯片的代码(AD9777 chip design based on FPGA platform code)<leopard021224 > 在 2024-11-17 上传 | 大小:286kb | 下载:0
[VHDL编程] I2C_slaver_verison3.0
说明:I2C从机模块,包含testbench,平台是vivado,仿真测试通过。(I2C slave module, including testbench, the platform is vivado, simulation test passed.)<wenxulyu > 在 2024-11-17 上传 | 大小:2mb | 下载:0
[VHDL编程] pll_self_rst
说明:用于检测ALTERA FPGA PLL应用中出现的假锁定问题(Used to detect false lock problems in ALTERA FPGA PLL applications)<njithjw > 在 2024-11-17 上传 | 大小:471kb | 下载:0
[VHDL编程] is61lv25616 (1)
说明:verilog测试,fpga测试片外sramis61lv25616,256个k个字,16位,比较难调(it is fpga is 61lv25616 simple verilog program,complete sram read and write.it can read and write .)<utopia_xu > 在 2024-11-17 上传 | 大小:1kb | 下载:0